Устройство для обмена данными в многопроцессорной вычислительной системе

Устройство для обмена данными в многопроцессорной вычислительной системе

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее группу блоков хранения сообщений, коммутатор записи, коммутатор обр.щения, первый коммутатор адреса, выходной коммутатор , входной коммутатор, счетчик реса, прич.ем первая группа инфор-, мационных входов-выходов блоков хранения сообщений группы соединена с первой группой информационных входов-выходов выходного коммутатора .и с группой информационных входоввыходов устройства, первая группа информационных входов первого коммутатора адреса является первой группой адресных входов устройства, первые управляющие входы коммутаторов записи и обращения .образуют соответствукяцие группы управлякзацих входов устройства, группа выходов коммутатора записи соединена с соответствующими входами управления записи блоков хранения сообщений группы, группа выходов коммутатора обращений сое динена с соответствующими входами обращения б токов хранения сообщений группы, первая и вторая группы выходов первого коммутатора адреса соединены соответственно С первой и второй группами адресных входов блоков хранения сообщений группы, отличающееся teM, что, с целью .повышения быстродействия, в него введены постоянная память команд, блок буферной памяти, оперативный запоминающий блок контроллера, центральный,оперативный запоминающий блок, блок управления обменом, блок счетчиков, второй коммутатор адреса, сумматор, (Л регистр косвенного адреса регистр исполнительного адреса, блок магистральных элементов, первый, второй и третий магистральные элементы, причем вторая группа информационных входов-выходов блоков хранения сооб:щений группы соединена с группой ин00 Од формационных входов-выходов соответствующего периферийного процессора, группа адресных входов центрального оперативного запоминающего блока сое4 динена с группой выходов блока магиСО стральных элементов и образует вторую группу адресных входов устройства , вход обращения центрального оперативного запо5в1нающего блока соединен с выходом первого магистрального элемента и является входом обращения устройства, первый и второй входы записи центрального оперативного магистральных элементов соответственно и образуют вход записи устройства, вход пуска блока управления обменом является одноименным входом устрой

СОЮЗ COBETCHHX

РЕСПУБЛИК

4 (51

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТЮ

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3645824/24-24 (22) 27.09.83 (46) 23.01.85. Бюл. Р 3 (72) В.П.Супрун, Н,К.Вайда, М.А.Чернышов, Г.Н.Тимонькин, 1.

С.Н.Ткаченко, В.С.Харченко и В.И.Ярмонов (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

В 736086, кл. Г 06 F 3/04,,1978.

2. Авторское свидетельство СССР

Р 615472, кл. С 06 F 3/04, 1976.

3. Авторское свидетельство СССР

Р 911498, кл. Г 06 F 3 /04, 1978.

4. Авторское свидетельство СССР

Р 941979, кл. С 06 F 3/04, 1980 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее группу блоков хранения сообщений, коммутатор записи, коммутатор обращения, первый коммутатор адреса, выходной коммутатор, входной коммутатор, счетчик адреса, причем первая группа инфор-, мационных входов-выходов блоков хранения сообщений группы соединена с первой группой информационных входов-выходов выходного коммутатора и с группой информационных входоввыходов устройства, первая группа информационных входов первого коммутатора адреса является первой группой адресных входов устройства, первые управляющие входы коммутаторов записи и обращения .образуют соответствующие. группы управляющих входов устройства, группа выходов коммутатора записи соединена с соответствующими входами управления записи бло1

-SU 1136143 А ков хранения сообщений группы, группа выходов коммутатора обращений соединена с соответствующими входами обращения блоков хранения сообщений группы, первая и вторая группы выходов первого коммутатора адреса соединены соответственно с первой и второй группами адресных входов блоков хранения сообщений группы, о т л ич а ю щ е е с я Фем, что, с целью .повышения быстродействия, в него введены постоянная память команд, блок буферной памяти, оперативный запоминающий блок контроллера, центральный: оперативный запоминающий блок, блок управления обменом, блок счетчиков, Я второй коммутатор адреса, сумматор, регистр косвенного адреса регистр исполнительного адреса, блок магистральных элементов, первый, второй и третий магистральные элементы, . причем вторая группа информационных входов-выходов блоков хранения сооб:щений группы соединена с группой информационных входов-выходов соответствующего периферийного процессора, группа адресных входов центрального оперативного запоминающего блока сое- ф динена с группой выходов блока магистральных элементов и образует вторую группу адресных входов устройства, вход обращения центрального оперативного запоминающего блока соединен с выходом первого магистрального элемента и является входом обращения устройства, первый и второй входы записи центрального оперативного ма гистральных элементов соответственно и образуют вход записи устройства, вход пуска блока управления обменом является одноименным входом устрой1136143 ства, вход разрешения внешнего обме- на блока управления обменом является одноименным входом устройства, вторая группа информационных входов-вы-! ходов выходного коммутатора соединена с группой выходов постоянной памяти команд, с группой информационных входов счетчика адреса, блока счетчиков, регистра косвенного адреса, группой входов кода адресации блока управления обменом, первой группой информационных входов второго коммутатора адреса, а также с группой информационных входов-выходов оперативного запоминающего блока контролера и первой группой информационных входов-выходов выходного коммутатора соответственно, первая группа выходов блока управления обменом соединена с группой управляющих входов блока счетчиков, первая группа выходов которого соединена с первой группой входов блока управления обменом, вторая группа выходов блока управления обменом соединена с группой входов управления обменом блоков хранения сообщений группы, выход первого разряда третьей группы управляющих выходов блока управления обменом соединен с разрешающими входами блока магистральных элементов, первого, второго и третьего магистральных элементов, выходы второго и третьего разрядов третьей группы выходов бло" ка управления обменом соединены соответственно со счетным и синхронизирующим входами счетчика адреса, третья группа выходов блока управления обменом соединена соответственно с информационным входом первого магистрального элемента, выходом запроса непосредственного доступа устройства, информационными входами второго и третьего магистральных элементов и с группой управляющих вхоцов входного коммутатора, четвертая группа выходов. блока управления обменом соединена с группой информационных входов коммутатора записи, пятая группа выходов блока управления обменом соединена соответственно с синхронизирующим входом регистра косвенного адреса, управляющим входом второго коммутатора адреса, синхронизирующим входом регистра исполнительного адреса, входами записи и обращения блока буферной памяти, шестая группа выходов блока управления обменом соединена с соответствующими управляющими вкодами записи блоков хранения сообщений группы, первый управляющий выход блока управления обменом соединен с вторым управляющим входом коммутатора записи, второй управляющий выход блока управления обменом соединен с вторым управляющим входом коммутатора обращения, седьмая группа управляющих выходов блока управления обменом соединена соответственно с первым и вторым управляющими входами выходного коммутатора, входами обращения и записи оперативного запоминающего блока контроллера и входом обращения постоянной памяти команд, вторая и третья группы выходов блока счетчиков соединены с второй и третьей группами входов блока управления обменом, выход управляющего разряда третьей группы выходов блока счетчиков соединен с третьими управляющими входами коммутатора записи, коммутатора обращения и. управляющим входом первого коммутатора адреса, четвертая группа выходов блока счетчиков соединена с второй группой информационных входов первого коммутатора адреса, пятая группа выходов блока счетчиков соединена с груп.пой адресных входов оперативного запоминающего блока контроллера, выходы младших разрядов пятой группы выходов блока счетчиков соединены с четвертой группой входов блока управления обменом, шестая группа выходов блока счетчиков соединена с группой адресных входов постоянной памяти команд, вход внешней записи блока управления обменом соединен с первым входом коммутатора записи, выходы регистра косвенного адреса соединены с первой группой входов сумматора, выходы которого соединены с второй группой информационных входов второго коммутатора адреса, выходы которого соединены с группой информационнык входов регистра исполнительного адреса, выходы которого соединены с второй группой входов сумматора и с рруппой адресных входов блока буферной памяти, группа информационных входоввыходов блока буферной памяти соедина с первой группой информационных входов-выходов выходного коммутатора, выходы всех разрядов счетчика

1136 1 43 адреса, кроме младшего, соединены с соответствующими информационными входами блока магистральных элемен-. тов, группа информационных входоввыходов центрального оперативного запоминающего блока соединена с второй и третьей группами входов-выходов входного коммутатора, причем блок управления обменом содержит память микрокоманд, узел дешифраторов управления счетчиками, узел коммутации внешних запоминающих блоков, регистр адреса, регистр микрокоманд, коммутатор адреса, коммутатор управляющих сигналов, мультиплексор, дешифратор записи, дешифратор управления обращением, генератор тактовых импульсов, триггер пуска, пять элементов И, при этом группа информационных входов дешифратора управления обращением соединена с группой одноименных входов дешифратора записи и образует первую группу входов блока управления обменом, группа информационных входов мультиплексора образует вторую группу входов блока управления обменом, группа входов коммутатора управляющих сигналов образует третью группу входов блока управления обменом, первая группа информационных входов узла коммутации внешних запоминающих. блоков образует четвертую группу входов блока управления обменом, первый управляющий вход коммутатора управляющих сигналов является входом внешней записи блока управления обменом, единичный вход триггера пуска является входом пуска блока управления обменом, первый информационный вход мультиплексо ра является входом разрешения внешнего обмена блока управления обменом, первая группа информационных входов коммутатора .. адреса образует группу одноименных входов блока управления обменом, группа выходов узла деши- фраторов управления счетчиками образует первую группу выходов блока управления обменом, rpynria выходов .коммутатора управляющих сигналов образует вторую группу выходов блока управления обменом, группа выходов узла коммутации внешних запоминающих блоков образует третью группу выходов блока управления обменом, группа выходов дешифратора записи образует четвертую группу выходов блока управления обменом, выход первого элемента И, второй разряд первой группы выходов регистра микрокоманд; выходы второго и третьего элементов И и пятый разряд первой группы выходов регистра микрокоманд образуют пятую группу выходов блока управления обменом, группа выходов дешифратора управления обращением образует шестую группу выходов блока управления обменом, первый и четвертый разряды второй группы выходов регистра микрокоманд и выход чет-, вертого элемента И образуют седьмую группу выходов блока управления обменом, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И и является первым управляющим выходом блока управления обменом, выход микрооперации разрешения обмена регистра микрокоманд является вторым управляющим выходом- блока, при этом в блоке управления обменом выход микрооперации конца команды регистра микрокоманд соединен с первым и вторым управляющими входами коммутатора адреса, вторая группа информационных входов которого соединена с выходом мультиплексора и группой немодифицируемых разрядов адресного выхода памяти микрокоманд, модифицируемый разряд адресного выхода которого сое" динен с вторым информационным входом мультиплексора, группа адресных входов которого соединена с группой выходов кодов логических условий памяти микрокоманд, операционная часть выходов которой соединена с группой информационных входов регистра микрокоманд, выход микрооперации конца работы блока которого соединен с первым входом пятого элемента И, выход которого соединен с нулевым входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, первый выход которого соединен с синхровходом регистра адреса, группа входов которого соединена с группой выходов коммутатора адреса, а группа выходов — с груп. пой входов памяти микрокоманд, третий выход генератора тактовых импульсов соединен с первым управляющим входом узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, а также с первыми входами третьего и четвертого элементов И и вторым

1136143 ° управляющим входом дешифратора запи. си, первый управляющий вход которого соединен с вторым управляющим входом коммутатора управляющих сигналов и с выходом микрооперации разрешения записи регистра микрокоманд, синхровход которого соединен с вторым входом пятого элемента И, с вторыми управляющими входами узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, с первым входом второго элемента И .и с четвертым входом генератора тактовых импульсов, выход микрооперации управления обращением регистра микрокоманд соединен с управляющим

Ф

Изобретение относится к вычислительной технике и может быть использовано в,многопроцессорных вычислительных системах в качестве устройства специального процессора для ор-. ганизации обмена данными.

Известно устройство для сопряжения, содержащее блок синхронизации, блок управления обменом, коммутатор информации 51). 10

Недостатками устройства являются низкое быстродействие и большой объ. ем оборудования.

Известно также многоканальное устройство для сопряжения источников 1S сообщений с цифровой вычислительной машиной, содержащее блок синхронизации, блоки хранения сообщений, блоки дешифрации, коммутатор записи, коммутатор считывания (2 1. 20

Недостатками данного устройства являются низкое быстродействие и узкая область применения.

Известно также многопрограммное 25 устройство сопряжения, содержащее адаптер связи с каналом, адаптер связи с внешним устройством, регистр адреса, регистр данных, регистр команды, блок управления, щ генератор, регистр микрокоманд, дешифратор микрокоманд, блок выработки адреса микрокоманд, блок коммутации сигнала выборки (3). входом дешифратора управления обращением, первый, третий и четвертый разряды первой группы выходов регист ра микрокоманд соединены с вторыми входами первого, второго и третьего элементов И соответственно, пятый разряд второй группы выходов регистра микрокоманд соединен с вторым входом четвертого элемента И, третья и четвертая группы выходов регистра микрокоманд соединены соответственно с группами информационных входов узла дешифратора управления счетчиками и узла коммутации внешних запоминающих блоков.

Недостатками указанного устройства являются низкое быстродействие и ограниченная область применения.

Наиболее близким по технической сущности и достигаемому эффекту является многоканальное устройство для сопряжения источников сообщения с цифровой вычислительной машиной,,содержащее генератор импульсов, блок ешифрации, первый - n -й каналы, одержащие блоки хранения сообщений, элемент ИЛИ, реверсивный счетчик, коммутатор записи и коммутатор считывания, коммутатор входов, коммутатор выходов, блок сравнения, блок дешифрации, содержащий первый — о -й элементы И и дешифратор, блок дешифрации числа заявок в канале, причем выход генератора импульсов соединен с входом блока дешифрации, группа входов устройства соединена с группой информационных входов коммутатора входов, группа выходов которого сое- динена с кодовыми входами коммутаторов записи каналов и входами элементов ИЛИ каналов, вьмоды которых соединены с управляющими входами коммутаторов записи каналов и суммирующими входами реверсивным счетчиков каналов, выходы которых соединены с группой входов дешифратора блока дешифрации и с группой входов блока дешифрации числа заявок в каналах, группа выходов которого соединена

11361 с группой входов блока сравнения, первая группа выходов которого соединена с группой адресных входов коймутатора входов; а вторая группа выходов — с группой входов коммутато- 5 ра выходов, с первыми входами первого — o --го элементов И, первый выход которого соединен с вторым входом коммутатора входов, а второй выход образует выход устройства, выходы !О коммутаторов записи каналов соединены .с кодовыми входами блоков хранения сообщений каналов, выходы которык соединены с группой информационных входов коммутатора выхода, группа 15 выходов дешифратора блока дешифрации соединена с вторыми входами первогоп-ro элементов И блока дешифрации, выходы которых соединены с управляющими входами коммутаторов считывания каналов и вычитающими.входами реверсивных счетчиков каналов, выходй коммутаторов считывания каналов соединены с управляющими входами блоков хранения сообщений кана- 25 лов f4 3.

Недостатками. известного устройства являются низкое быстродействие и узкая область использования.

Низкое быстродействие обусловлено Зо .тем, что в устройстве используется и параллельно работающих каналов, содержащих блоки хранения сообщений.

В каждый момент времени в блоке хранения сообщений каналов может производиться либо запись сообщения, либо считывание. Это приводит к тому, что общее время обмена сообщениями увеличивается.

Суммарное среднее вРемя одного 4О цикла работы j-го канала (j=1,n) T. вычисляется по формуле:

1. - =,.« + . + Q . („)

i1 где t., t „. — среднее время записи л и считывания из i-го блока хранения сообще 5О ний соответственно;

m . — число блоков хранения

1 сообщений j-го канала устройства., Из выражения (1) следует, что среднее время одного цикла работы

j-канала увеличивается sa счет невозможности совмещения процессов

43 4 писи и считывания сообщений из блоков хранения сообщений для одного и того же канала, это обусловлено saданием жесткого порядка работы канала по записи, а затем считыванию сообщений.

Узкая область применения известного устройства обусловлена невозможностью обмена сообщениями по гибкому алгоритму. Это связано с тем, что в устройстве предопределен последовательный порядок записи и считывания сообщений в каналы и, кроме того, устройство не позволяет обмениваться сообщениями.

11ель изобретения — повышение быстродействия и расширение области применения устройства путем организации параллельной записи и считывания информации.

Поставленная цель достигается тем, что в -устройство для обмена данными в многопроцессорной вычислительной системе, содержащее группу блоков хранения- сообщений, коммутатор записи, коммутатор обращения, первый коммутатор адреса, выходной коммутатор, входной коммутатор, счетчик адреса, причем первая группа информационных входов-выкодов блоков

Ф хранения сообщений группы соединена с первой группой информационных входов-выходов выходного коммутатора и с группой информационных входов-выходов устройства, первая группа информационных входов первого коммутатора адреса является первой группой адресных входов устройства, первые управляющие входы коммутаторов записи и обращения образуют соответствую щие группы управляющих входов устрой ства, группа выходов коммутатора

,записи соединена с соответствующими входами управления записи хранения сообщений группы, группа выходов коммутатора обращений соединена с соответствующими входами обращения блоков хранения сообщений группы, первая и вторая группы выходов первого коммутатора адреса соединены соответственно с первой и второй группами адресных входов блоков хранения сообщений группы, введены постоянная память (ПП) команд, блок буферной памяти, оперативный запоминающий блок (ОЗБ) контроллера, центральный оперативный эапоиинающий блок, блок управления обменом, блок

1136143 счетчиков, второй коммутатор адреса,. сумматор, регистр косвенного адреса, регистр исполнительного адреса, блок магистральных элементов, первый, второй и третий магистральные элемен- 5 ты, причем вторая группа информационных входов-выходов блоков хранения сообщений группы соединена с группой информационных входов-выходов соответствующего периферийного про- 10 цессора, группа адресных входов центрального ОЗБ соединена с группой выходов блока магистральных элементов и образует вторую группу адресных входов устройства, вход обраще- 15 ния центрального ОЗБ соединен с выходом первого магистрального элемента и является входом обращения устройства, первый и второй входы записи центрального ОЗБ соединены с вы- 20 ходами второго и третьего магистральных элементов соответственно и образуют вход записи устройства, вход пуска блока управления обменом является .одноименным входом устройства, 25 вход разрешения внешнего обмена бло- . ка управления обменом является одноименным входом устройства, вторая группа информационных входов-выходов выходного коммутатора соединена 30 с группой выходов ПП команд, с группой информационных входов счетчика адреса, блока счетчиков, регистра косвенного адреса, группой входов

1кода адресации блока управления обменом, первой группой информационных входов второго коммутатора адреса, а также с группой информационных входов-выходов ОЗБ контроллера и первой группой информационных вхо- 40 дов-выходов выходного коммутатора соответственно, первая группа выходов блока управления обменом соединена с группой управляющих входов блока счетчиков, первая группа выходов которого соединена с первой группой входов блока управления обменом, вторая группа выходов блока управления обменом соединена с группой входов управления обменом блоков хране" 50 ния сообщений группы, выход первого разряда третьей группы управляющих выходов блока управления обменом соединен с разрешающими входами блоК8 магистральных элементов, первого, 55 второго и третьего магистральных элементов, выходы второго и третьего разрядов третьей группы выходов блока управления обменом соединены соответственно со счетным и синхронизирующим входами счетчика адреса, третья группа выходов блока управления обменом соединена соответственно с информационным входом первого магистрального элемента, выходом запроса непосредственного доступа устройства, информационными входами второго и третьего магистральных элементов и с группой управляющих входов входного коммутатора, четвертая группа выходов блока управления обменом соединена с группой информационных входов коммутатора записи, пятая группа выходов блока управления обменом соединена соответственно с синхронизирующим входом регистра косвенного адреса; управляющим входом второго коммутатора адреса, синхронизирующим входом регистра исполнительного адреса, входами записи и обращения блока буферной памяти, шестая группа выходов блока управления обменом соединена с соответствующими управляющими входами записи блоков хранения сообщений группы, первый управляющий выход блока управления обменом соединен с вторым управляющим входом коммутатора записи, второй управляющий выход блока управления обменом соединен с вторым управляющим входом коммутатора обращения, седьмая группа управляющих выходов блока управления обменом соединена соответственно с первым и вторым управляющими входами выходного коммутатора, входами обращения и записи ОЗБ контроллера и входом обращения.IIII команд, вторая и третья группы выходов блока счетчиков соединены с второй и третьей группами входов блока управления обменом, выход управляющего разряда третьей группы выходов блока счетчиков соединен с третьими управляющими входами коммутатора записи, коммутатора обращения и управляющим входом первого коммутатора адреса, четвертая группа выходов блока счетчиков соединена с второй группой информационных входов первого коммутатора адреса, пятая группа выходов блока счетчиков соединена с группой адресных входов ОЗБ контроллера, выходы младших разрядов пятой группы выходов блока счетчиков соединены с четвертой группой

1136143 входов блока управления обменом, шестая группа выходов блока счетчиков соединена с группой адресных входов ПП команд, вход внешней записи блока управления обменом соеди- 5 нен с первым входом коммутатора записи, выходы регистра косвенного адреса соединены с первой группой входов сумматора, выходы которого соединены с второй группой информационных входов второго коммутатора адреса, выходы которого соединены с группой информационных входов регистра исполнительного адреса, выходы которого соединены -с второй группой входов сумматора и с группой адресных входов блока буферной памяти, группа входов-выходов блока буферной памяти соединена с первой группой информационных входов-выходов выход- 20 ного коммутатора, выходы всех разрядов счетчика адреса, кроме младшего, соединены с соответствующими информационными входами блока магистральных элементов, группа информационных входов-выходов центрального ОЗБ

C соединена с второй и третьей группами входов-выходов входного коммутатора, причем блок управления обменом содержит память микрокоманд, узел 3Q дешифраторов управления счетчиками, узел коммутации внешних запоминающих блоков, регистр адреса, регистр микрокоманд, коммутатор адреса, ком мутатор управляющих сигналов, мульти-3 плексор, дешифратор записи, дешифратор управления обращением, генератор тактовых импульсов, триггер пуска, пять элементов И, при этом группа информационных входов дешифратора 4р управления обращением соединена с группой одноименных входов дешифратора записи и образует первую группу входов блока управления обменом, группа иНформационных входов 45 мультиплексора образует вторую группу. входов блока управления обменом, группа входов коммутатора управляющих сигналов образует третью группу входов блока управления обме- о ном, первая группа информационных входов узла коммутации внешних запоминающих блоков образует четвертую группу входов блока управления обменом, первый управляющий вход коммутатора управляющих сигналов является входом внешней записи блока управления обменом, единичный вход триггера пуска является входом пуска блока управления обменом, первый информационный вход мультиплексора является входом разрешения внешнего обмена блока управления обменом, первая группа информационных входов коммутатора адреса образует группу одноименных входов блока управления обменом, группа выходов узла дешифраторов управления счетчиками образует первую группу выходов блока управления обменом, группа выходов коммутатора управляющих сигналов образует вторую группу выходов блока управления обменом, группа выходов узла коммутации внешних запоминающих блоков образует третью груп-, пу выходов блока управления обменом,. группа выходов дешифратора записи образует четвертую группу выходов блока управления обменом, выход первого элемента И, второй разряд первой группы выходов регистра микрокоманд, выходы второго и третьего элементов И и пятый разряд первой группы выходов регистра микрокоманд образуют пятую группу выходов блока управления обменом, группа выходов дешифратора управления обращением образует, шестую группу выходов блока управления обменом, первый и четвертый разряды второй группы выходов регистра микрокоманд и выход . четвертого элемента И образуют седьмую группу выходов блока управления обменом, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И и является первым управляющим выходом блока управления обменом, выход микрооперации разрешения обмена регистра микрокоманд является вторым управляющим выходом блока управления обменом, при этом в блоке управления обменом выход микрооперации конца команды регистра микрокоманд соеди.

-;нен с первым и вторым управляющими входами коммутатора адреса, вторая группа информационных входов которого соединена с выходом мультиплексора и группой немодифицируемых разрядов адресного выхода памяти микрокоманд, модифицируемый разряд адресного выхода которого соединен с вторым информационным входом мультиплексора, группа адресных входов которого соединена с группой выходов кодов логических условий памяти

1136143 микрокоманд, операционная часть выходов которой соединена с группой информационных входов регистра микрокоманд, выход микрооперации конца работы блока которого соединен с пер- 5 вым входом пятого элемента И, выход которого соединен с нулевым входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, первый выход которого сое- 10 динен с синхровходом регистра адреса, группа входов которого соединена с группой выходов коммутатора адреса, а группа выходов — с группой входов памяти микрокоманд, третий выход генератора тактовых импульсов . соединен с первым управляющим входом узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, а также с первыми входами третьего и четвертого элементов И и вторым управляющим входом дешифратора записи, первый управляю-. щий вход которого соединен с вторым управляющим входом коммутатора управ- 2 ляющих сигналов и с выходами микрооперации разрешения записи регистра микрокоманд, синхровход которого соединен с вторым входом пятого элемента И, с вторыми управляющими ЗО входами узла коммутации внешних запоминающих блоков и узла дешифраторов управления счетчиками, с первым входом второго элемента И и с четвертым выходом генератора тактовых импульсов, выход мнкрооперации управления обращением регистра микрокоманд соединен с управляющим входом дешифратора управления обращением, первый, третий и четвертый раз- 4В ряды первой группы выходов регистра микрокоманд соединены с вторыми входами первого, второго и третьего элементов И соответственно, пятый разряд второй группы выходов регист- 45 ра микрокоманд соединен с вторым входом четвертого элемента И, третья и четвертая группы выходов регистра микрокоманд соединены соответственно с группами йнформационных входов у узла дешифраторов управления счетчиками и узла коммутации внешних запоминающих блоков.

Повышение быстродействия достигается совмещением во времени процес-55 сов записи и считывания сообщений в блоки приема сообщений путем введения новых элементов и связей.

Расширение области применения устройства осуществляется введением новых элементов и связей, обеспечивающих произвольную дисциплину обмена сообщениями между источниками с использованием микропрограммного принципа управления записью и считыванием сообщений.

Кроме того, введенные новые элементы и связи, обеспечивающие устранение недостатков известного устройства,позволяют повысить надежность функционирования устройства. Это связано с тем, что для хранения программ функционирования устройства может использоваться не только ПП команд, но и ОЗБ контроллера. Гибкость дисциплин обмена сообщениями достигается за счет возможности задания программы обмена сообщениями внешними источниками.

Введение ПП команд позволяет расширить область применения устройства за счет возможности программирования дисциплин обмена сообщениями.

Введение блока буферной памяти и соответствующих связей обеспечивает повышение быстродействия и расширение области применения устройства за счет согласования быстродействия процессоров разных уровней управления вычислительной системы, которые являются источниками (приемниками) сообщений. При этом блок буферной памяти используется для промежуточного хранения сообщений.

Введение центрального ОЗБ и соответствующих связей, а также блока магистральных элементов и магистраль.. ных элементов позволяет повысить быстродействие устройства и системы в целом и расширить область применения устройства за счет возможности совмещения во времени процессов обмена сообщениями источниками и приемниками различных уровней. Например, возможно совмещение процессов обмена сообщениями блока буферной памяти с блоками хранения сообщений и центрального ОЗБ с процессором верхнего уровня.

Введение ОЗБ контроллера и соответствующих связей позволяет повысить быстродействие и расширить область применения устройства за счет использования этого блока для промежуточного хранения сообщений при оЬмене между блоками хранения

1136143 12

10 сообщений и центральным ОЗБ и возможности задания программы обмена сообщениями с внешней системой путем записи программы обмена в ОЗБ:контроллера. 5

Введение блока управления обменом, блока счетчиков и соответствующих связей позволяет обеспечить реализацию алгоритмов обмена сообщениями устройством.

Введение регистров косвенного и исполнительного адресов, сумматора, второго коммутатора адреса и соответствующих связей обеспечивает возможность применения расширенных способов адресации блока буферной памяти, что позволяет сокращать время выборки сообщений из этого блока.

На фиг. 1 представлена функцио нальная схема предлагаемого устройст-20 ва для обмена данными в многопроцессорной вычислительной системе; на фиг. 2 — функциональная схема блока управления обменом; на фиг. 3 — функциональная схема блока хранения сооб-25 щений; на фиг. 4 — функциональная схема блока счетчиков; на фиг; 5— функциональная схема комммутатора записи; на фиг. 6 — функциональная схема коммутатора обращения; на 30 фиг. 7 = функциональная схема коммутатора адреса; на фиг. 8 — функциональная схема входного коммутатора; на фиг. 9 — функциональная схема выходного коммутатоРа; на фиг. 10 — 35 функциональная схема блока дешифраторов управления счетчиками; на фиг. 11 = функциональная схема ком мутатора управляющих сигналов; на фиг. 12 . — функциональная схема блока 40 коммутации внешних запоминающих блоков.

Устройство для обмена данными в многопроцессорной вычислительной системе содержит (фиг. 1) ПП 1 команд, блок 2. буферной памяти, ОЗБ 3 контроллера, центральный ОЗБ 4, блоки 5.1-5.п хранения сообщений, блок 6 управления обменом, блок 7 счетчиков, второй коммутатор 8 адре- 50 са, коммутатор 9 записи, коммутатор 10 обращения, первый коммутатор 11 адреса, выходной коммутатор 12, входной коммутатор 13, сумматор 14, счетчик 15 адреса, регистр 16 косвенного адреса, регистр 17 исполнительного адреса, блок 18 магистральных элементов, первый 19, второй 20 и третий 21 магистральные элементы, резистор 22, информационную шину 23, адресную шину 24, внешнюю магистраль 25 данных, шину 26 буферизации данных, группу внешних шин 27.1-27.h данных, группу внутренних шин 28 .1-28.п данных, магистраль 29 обращения, первую 30.1 и вторую 30.2 магистрали записи, внутреннюю 31 шину команд и данных, вход 32 пуска, вход 33 разрешения внешнего обмена, первую 34 группу адресных входов устройства вторую 35 группу адресных входов устройства, выход 36 запроса непосредственного доступа, вход 37 обращения устройства, вход 38 записи устройства, вход 39 обращения блока 1, группу,40 адресных входов блока 1, группу,41 выходов блока 1, вход 42 записи блока 2, вход 43 обращения блока 2, вход 44 обращения блока 3, вход 45 записи блока 3, группу 46 входов управления обменом блоков 5.1-5.п, входы 47.1-47.п управления чтением блоков 5.1-5.п соответственно, входы 48.1-48.п управления записью блоков 5.1 5.0 соответственно,. вход 49 внешней записи блока 6, тре