Микропрограммное устройство управления с контролем

Микропрограммное устройство управления с контролем

Иллюстрации

Показать все

Реферат

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок памяти микропрограмм, регистр адреса микрокоманд, регистр микрокоманд , мультиплексор адреса, мультиплексор логических условий, дешифратор и первый элемент И, причем группа выходов мультиплексора адреса соединена с группой информационных входов регистра адреса микрокоманд, выходы которого соединены с входами блока памяти микропрограмм , выходы модифицируемых разрядов адреса группы выходов блока памяти микропрограмм соединены с первой группой информационных входов мультиплексора .логических условий группы, входы бесприоритетных логических условий устройства соединены с соответствующими входами второй группы информационных входов мультиплексора логических условий, выход первого элемента И соединен с управляющим входом мультиплексора адреса, первая группа информационных входов которого является группой адресных входов устройства , первая группа выходов регистра микрокоманд является первой группой управляющих выходов устройства, отличающееся тем. что, с целью повышения быстродействия контроля к расширения области применения, в него вве.хенй блок синхронизации, регистр за.просов, регистр выбора, шифратор, шинный формирователь, блок приоритета запросов, блок приоритета условий, триггер запроса, триггер прерывания, второй, третий и четвертый элементы И, и элемент HJiii, причем единичные входы регистра запросов соединены с соответствующими входами группы входов запросов устройства, выходы регистра запросов соединены с соответствующими входами блока приоритета запросов к зле.чента ИЛИ, вы.ход которого соединен с информационным входом триггера запроса, единичный выход триггера запроа са соединен с первым входом блока синх (С ронизации, первый выход которого соединен с первыми входами второго, третьего и четвертого элементов И и входо.м синхронир .ТЛЖ зации регистра микрокоманд, второй выход Ькгк блока синхронизации соединен с входом синхронизации регистра адреса микрокоманд, группа выходов блока приоритета запросов соединена с группой информационных вхоSlErA дов регистра выбора, вход запросов наивыс№ шего приоритета которого соединен с втоо рым входом второго элемента И, выход которого соединен с единичным входом тригIssei гера прерывания, единичный выход которо го соединен с первым входом первого элемента И и с управляющим входом мультиплексора логических условий, вход подтверждения прерывания устройства соединен с входами синхронизации триггера запроса и регистра выбора, выходы которого соединены с входами шифратора, выходы шифратора as. соединены с входак5и второй группы информационных входов мультиплексора адреса, В.ЫХОДЫ немодулируемых разрядов адреса блока памяти микропрограмм соединены с соответствующи.ми входами третьей группы информационных входов мультиплексора адреса и с соответствующими входами груп

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (21) 3632529/24-24 (22) !2.08.83 (46) 23.01.85. Бюл. ¹ 3 (72) А. И. Кривснсссв, Н, В, Кириченко, В. А. Калмыков, В. П. Супрун, H. Ф. Меховский, A. В. Сычев, Г. Н. Тимонькин, С. H. Ткаченко и В. C. Харченко (53) 681.3 (088.8) (56) 1. Патент США ¹ 3586599, кл. 340172.5, опублик. 1970.

2. Авторское сзидетельство СССР ¹ 883909, кл. G 06 F 111 00, 1981.

3. Зэйс Э. Синтез и оптимизация программ с использованием Р-функций — Экспресс информация. Сер. «Вычислительная техника», 1982, № 36, рис. 1 (прототип . (54) (5?) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок памяти микропрограмм, регистр адреса микрокоманд, регистр микрокоманд, мультиплексор адреса, мультиплексор логических условий, дешифратор и первый элемент И, причем группа выхоДОВ МУJIЬTИПЛЕКССРЯ ЯДРЕСЯ СОЕДИНЕНЯ С группой информациочных входов регистра адреса микрокоманд, выходы которого соединены с входами блока памяти микропрограмм, выходы модифицируемых разрядов адреса группы выходов блока памяти микропрограмм соединены с первой группой информационных входов мультиплексора,логических условий группы, входы беснриоритетных логических условий устройства соединены с соответствующими входами второй группы информационных входов мультиплексора логических условий, выход первого элемента И соединен с управляющим

Входом мультиплексора адреса > первая группа информационных входов которого является группой адресных входов устройства, первая группа выходов регистра микрокоманд является первой группой управляющих выходов устройства, отличпющееся,SU1136162 А

4(58 G 06 F 9 22 G 06 F 11 00 тСМ. HTO, - Ii BBIO IIOB >:iICHHB 6bICTPOjlg>ICTBHH контроля и раc HpcHHH области применения, в него введены блок синхронизации, регистр запросов. регистр выбора, шифратор, ti1HlIHB!!l $3op!>lHpoB3TP. IB> блок присритеT3 запросов, блок приоритета условий, триггер запроса, трнг>-е;. г|рирывания. второй, ipåтий и четвертый элементы И, и элемент ИЛИ, причем единичные входы регистра запросов соединены с соответствующими входами группы входов запросов устройства, выхс3bI сегнстра 33llp соВ соединены с c00TBC Tствующнми входами блока приоритета запросов H элемента ИЛИ, выход которого соединен с информационным входом триггера запроса, единичный выход триггера запроса соединен с первым входом блока синхронизации, первый выход которого соединен с первыми входами второго, третьего и четвертого элементов И и входом синхронизации регистра микрокоманд, второй выход блока синхронизации соединен с входом синхронизации регистра адреса микрокоманд, груг|па выходов блока приоритета запросов соединена с группой "íôîðìàöèîííûõ входов регистра выбора, вход запросов наивысшего приоритета которого соединен с вторым входом второго элемента И, выход которого соединен с единичным входом триггера прерывания, единичный выход которого соединен с первым входом первого элемента И и с управляющим входом мультиплексора логических условий, вход подтверждения прерывания устройства соединен с входами синхронизации триггера запроса и регистра выбора, выходы которого соединены с входами шифратора, выходы шифратора соединены с входами второй группы информационных входов мультиплексора адреса, выходы немодулируемых разрядов адреса блока памяти микропрограмм соединены с соответствующими входами третьей группы информационных входов мультиплексора адреса и с соответствующими входами груп1136162 пы информационных входов шинного формирователя, выходы которого соединены с первой группой информационных входов мультиплексора адреса, выходы разрядов микроопераций блока памяти микропрограмм соединены с.соответствующими входами группы информационных входов регистра микрокоманд, выход первого разряда второй группы выходов которого соединены с вторым входом блока синхронизации, третий .вход которого соединен с входом пуска устройства, выход второго разряда второй группы выходов регистра микрокоманд соединен с вторым входом первого элемента И, выход которого соединен с управляющим входом шинного формирователя и является управляющим выходом устройства, выходы третьего и четвертого разрядов второй группы выходов регистра микрокоманд соединены с вторыми входами второго и третьего элементов И соответственно, выход третьего элемента И соединен с нулевым входом триггера прерывания, третья группа выходов регистра микрокоманд соединена с группой управляющих входов мультиплексора адреса, четвертая группа выходов регистра микрокоманд соединена с группой управляюИзобретение относится к автоматике и вычислительной технике и может быть использовано для управления контролем объектов распределенной вычислительной системы.

Известно устройство, применяемое для контроля ЭВМ, содержащее блоки памяти, регистры, дешифраторы (1).

Недостатком этого. устройства является низкая оперативность контроля.

Известно устройство диагностики ЭВМ, содержащее счетчик, регистры, дешифратор, блок памяти (2) .

Недостатками устройства являются узкие функциональные возможности и низкая оперативность контроля.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является устройство, содержащее блок памяти микропрограммы, регистр микрокомадн, регистр адреса, дешифратор адреса, дешифратор, мультиплексор логических условий, первый и второй мультиплексоры адреса, первый и второй мультиплексоры микроопераций, элемент И, причем первая группа выходов блока памяти микропрограмм соединена с группой управляющих входов мультиплексора логических условий, 5

25 щих входов мультиплексора логических условий, группа выходов которого соединена с соответствующими разрядами группы информационных входов шинного формирователя и с входами модифицируемых разрядов адреса третьей группы информационных входов мультиплексора адреса, выходы разрядов номера объекта и выход управляющего разряда пятой группы выходов регист-ра микрокоманд соединены соответственно с группой информационных входов дешифратора и вторым входом четвертого элемента И, выход которого соединен с входами установки в нулевое состояние триггера запроса и регистра выбора и с управляющим входом дешифратора, выходы которого соединены с соответствующими нулевыми входами регистра запросов и с выходом сигнализации устройства, входы приоритетных логических условий группы входов логических условий устройства соединены с соответствующими входами группы входов блока приоритета условий, выходы которого соединены с соответствующими входами второй группы информационных входов мультиплексора логических условий. группа информационных входов которого является группой входов логических условий устройства, выходы первого и второго разрядов первой группы выходов блока памяти микропрограмм соединены соответственно с прямым и инверсным входами элемента И, выход которого соединен с входом синхронизации регистра микрокоманд и управляющими входами первого и второго мультиплексоров адреса, вторая группа выходов блока памяти микропрограмм соединена с первой группой информационных входов первого мультиплексора микроопераций и первой группой информационных входов второго мультиплексора микроопераций, группа выходов которого соединена с первой группой, информационных входов регистра микрокоманд и первой группой информационных входов второго мультиплексора логических условий, третья группа выходов блока памяти микрокоманд соединена с второй группой информационных входов второго мультиплексора микроопераций и с второй группой информационных входов первого мультиплексора микроопераций, группа выходов которого соединена с второй группой информационных входов регистра микрокоманд и первой группой информаци1136162 онных входов первого мультиплексора адреса, группа выходов которого соединена с первой группой входов регистра адреса, выход мультиплексора логических условий соединен с управляющими входами первого и второго мультиплексоров микроопераций, вторые группы информационных входов первого и второго мультиплексоров адреса соединены с выходом,стековой памяти (шины адреса), группа выходов второго мультиплексора адреса соединена с второй группой входов регистра адреса, выходы которого соединены с входами дешифратора, выход дешифратора соединен с входом блока памяти микропрограмм (3).

Недостатками известного устройства являются низкая оперативность контроля объектов и узкая область применения.

Это устройство может быть использовано для выполнения проверок различных объектов контроля, потребность в проверке которых возникает асинхронно. При этом оно должно последовательно производить опрос объектов контроля с целью выявления объекта, требующего проведения проверки, осуществлять проверку и далее снова переходить к опросу объектов. Кроме 25 того, если в системе имеется объект, облаI дающий наивысшим приоритетом по запросу на выполнение проверки, например, такой, который черезвычайно критичен ко времени отключения от основного режима функционирования, то устройство должно периодически включать микроподпрограмму опроса такого объекта. Такая дисциплина обслуживания объектов контроля снижает оперативность контроля за счет увеличения времени ожидания проверки объектами конт35 роля.

Указанные недостатки обуслоливают снижение быстродействия контроля объектов данным устройством.

Область применения известного устройства сужается из-за невозможности реали- 40 зации обслуживания объектов контроля по запросам, наиболее приоритетного в порядке, определяемом дисциплиной обслуживания с абсолютными приоритетами, и объектов низших приоритетов в порядке, определяемом дисциплиной обслуживания с отн оси тел ьн ы ми п р иор итет à M u.

Целью изобретения является повышение быстродействия контроля и расширение области применения.

Поставленная цель достигается тем, что 50 в микропрограммное устройство управления с контролем, содердащее блок памяти микропрограмм, регистр адреса микрокоманд, регистр микрокоманд, мультиплексор адреса, мультиплексор логических условий, дешифратор и первый элемент И, причем груп- 55 па выходов мультиплексора адреса соединека с группой информационных входов регистра адреса микрокоманд, выходы которого соединены с Входами блока памяти микропрограмм, выходы модифицируемых разрядов адреса груl!I!bI Hbo n oB oH 112мяти микропрограмм соединены с первой группой информационных входов мультиплексора логических условий группы, входы бесприоритетных логических условий устройства соединены с соответствующими входами второй группы информационных входов мультиплексора логических условий; выход первого элемент- И соединен с управляющим входом мультиплексора адреса, первая группа информационных входов которого является группой адресных входов устройства, первая группа выходов регистра микрокоманд является первой группой управляющих Выходов устрг йства, введены блок гн-:;..:":>::; ь ..: 11-:..:-р запросов, рс. гистр зыбо, ".:-..:..,: г<:1р..Винный формчОовзтсль. i;.:к ...: и<< гз запросов, бл<;к приорит:=,з ..: -:,. :. акр запроса, три<ГЕр Прсрн.:-.„",1ь:„::".:.:. трстнй И ЧЕтВЕртый эл< и :...1» . .. -:.. :.:::. 11,. 111, причем едиНИЧНЫЕ Ьхол:.-.,::.;:: i ЗЗПРЗ<ОВ СОЕДИНЕНЬ, с соо. Вгтст:.:: .: . :,. м;и группы входов за<<р«:;: . у, р;, i.- .. Выходы регист1 я

ЗВПрОСОВ СОС <ь с С.;ОтВСтСтВуЮщИМН

ВхОдам.:1 бло .я зГь;1;1:.< To 33II росоВ и за< мента 1а. 1И. = I» ь< -О р,;". О соединены с информзц<,1<1н»ь, -;.:..л:, тр<1ггера запроса. единичный В1»х<., т:, н.:; р„з запроса соединен с перв. :.м и.,; .i 1з н. инхронизации, ПЕРВЫИ ЬЬ<Х< Л аотЗГ"!О .": СДННЕН С ПЕРВЫМИ входами второго. <О< .ь-.in и четвертого элементов И и -io,!< <.: 1",хронизации регис1ра микрокоманд, Вгорой Вь;ход блока сННхронизации сосд<1нс1! р ах<злом синхронизации регистра з..рсся микрокоманд, группа выходов блока приор<1;-ета .-.апросов соединена с группо<, 1:1<," l.p ..зц11онных входов

РЕГИСтРа ВЫООРа, .Зхо i

ВхОдОВ м л ьт и и. . ексо р я адреса, ВыхОды Нрмодифицнрусмых р.1зпс joB адреса блока памяти ми крон оп- ) зг«м соели иены с соответствующими Входам,. третьей гpvi!l!bl информационных. входо" .«у HTèllëpi .ñopà адреса и с соответствугон1»1м<< вхолзмн группы информационных . -;<О..;Оь и:.ининого формирователя, Выходы которого соелннеHbl с первой группой янформз «1: гн<н1»х входов мультиплексора адгесз. вы холы рззря 1ов микроопераций блока пз.»нгг. нхоопрограмм соеди1136162 иены с соответствующими входами группы информационных входов регистра микрокоманд, выход первого разряда второй группы выходов которого соединен с вторым входом блока синхронизации, третий вход которого соединен с входом пуска устройства, выход второго разряда второй группы выходов регистра микрокоманд соединен с вторым входом первого элемента И, выход которого соединен с управляющим входом шинного формирователя и является управляющим выходом устройства, выходы третьего и четвертого разрядов второй группы выходов регистра микрокоманд соединены с вторыми входами второго и третьего элементов И соответственно, выход третьего элемента И соединен с нулевым входом триггера прерывания, третья группа выходов регистра микрокоманд соединена с группой управляющих входов мультиплексора адреса, четвертая группа выходов регистра микрокоманд соединена с группой управляющих входов мультиплексора логических условий, группа выходов которого соединена с соответствующими разрядами группы информационных входов шинного формирователя и с входами модифицируемых разрядов адреса третьей группы информационных входов мультиплексора адреса, выходы разрядов номера объекта и выход управляющего разряда пятой группы выходов регистра микромоканд соединены соответственно с группой информационных входов дешифратора и вторым входом четвертого элемента И, выход которого соединен с входами установки в нулевое состояние триггера запроса и регистра выбора и с управляющим входом дешифратора, выходы которого соединены с соответствующими нулевыми входами регистра запросов и с выходом сигнализации устройства, входы приоритетных логических условий группы входов логических условий устройства соединены с соответствующими входами группы входов блока приоритета условий, выходы которого соединены с соответствующими входами второй группы информационных входов мультиплексора логических условий.

Сущность изобретения состоит в повышении быстродействия контроля за счет снижения времени ожидания объектами проведения контроля путем реализации новой дисциплины обслуживания запросов на проверку. Суть этой новой дисциплины состоит в обслуживании низкоприоритетных объектов по относительным приоритетам и в обслуживании высокоприоритетного объекта по абсолютному приоритету. Причем, в отличие от известного устройства, опрос низкоприоритетных объектов осуществляется не циклически последовательно, а одновременно всех, что позволяет сразу выбирать для проверки объект с наибольшими приоритетом среди выдавших запросы. Таким

55 образом удается снизить время ожидания контроля для низкоприоритетных объектов благодаря исключению времен опроса объектов, расположенных в цепи опроса до рассматриваемого объекта, а также опроса объекта, обладающего максимальным приоритетом.

Кроме того, время ожидания высокоприоритетного объекта снижается до величины, определяемой средней длительностью непрерываемых (критических) участков низкоприоритетных микропрограмм контроля.

Введение регистра запросов позволяет воспринимать запросы на контроль непосредственно в момент их выдачи объектами.

Введением элемента ИЛИ и триггера запроса позволяет осуществлять включение устройства при поступлении первого запроса на выполнение микропрограммы контроля.

Введение блока приоритета запросов и регистра запросов позволяет осуществлять выбор приоритетного запроса на обслуживание. Введение шифратора — формировать . адрес первой микрокоманды выполняемой микропрограммы, шинного формирователяосуществлять перемедачу адреса прерываемой микропрограммы во внешнюю память, триггера прерывания — управлять обработкой запроса наивысшего приоритета и, кроме того, осуществлять прирывание текущей низкоприоритетной микропрограммы. Кроме того, введение второго — четвертого элементов И позволяет осуществлять управление режимами работы устройства, а введение блока приоритета логических условийосуществлять приоритетную градацию подмножества приоритетных логических условий.

Таким образом, введение указанных новых элементов и обусловленных ими связей позволяет повысить быстродействие контроля и расширить область применения устройства.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 — функциональная схема блока синхронизации; на фиг. 3 — функциональная схема мультиплексора адреса; на фиг. 4 функциональная схема мультиплексора логических условий.

Устройство содержит блок 1 памяти микропрограмм, блок 2 синхронизации, регистр

3 запросов, регистр 4 выбора, регистр 5 адреса микрокоманд, регистр 6 микрокоманд мультиплексор 7 адреса, мультиплексор 8 логических условий, шифратор 9, дешифратор 10, шинный формирователь 11, блок 12 приоритетов запросов, блок 13 приоритетов условий, триггер 14 запроса, триггер 15 прерывания, второй 16, третий 17, первый

18 и четвертый 19 элементы И, элемент ИЛИ

20, шину 21 адреса, группу 22 входов запро- . сов устройства, вход 23 подтверждения

1136162 устройства, вход 24 пуска устройства, группу 25 адресных входов устройства, группу

26 входов логических условий устройства, группу 27 управляющих выходов устройства, управляющий выход 28 устройства, второй вход 29 блока 2, первый выход 30 блока 2, второй выход 31 блока 2, вторую

32, третью 33 и четвертую 34 группы выходов регистра 6, выход 35 сигнализации устройства, третий 36, четвертый 37 и второй

38 соответственно разряды второй группы

32 выходов регистра 6, управляющий разряд 39 пятой группы выходов регистра 6, выход 40 старшего приоритета схемы 12.

Группа выходов мультиплексора 7 адреса соединена с группой информационных входов регистра 5 адреса микрокоманд, выходы которого соединены с входами блока 1 памяти микропрограммы, выходы модифицируемых разрядов адреса группы выходов блока 1 памяти микропрограмм соединены с первой группой информационных входов мультиплексора 8 логических условий группы, входы бесприоритетных логических условий устройства соединены с соответствующими входами в торой группы информационных входов мультиплексора

8 логических условий, выход первого элемента И 18 соединен с управляющим входом мультиплексора 7 адреса, первая группа информационных входов которого является группой 25 адресных входов устройства, первая группа выходов регистра 6 мик- ЗО рокоманд является первой группой 27 управляющих выходов устройства.

Единичные входы регистра 3 запросов соединены с соответствующими входам группы 22 входов запросов устройства. Выходы регистра 3 запросов соединены с соответствующими входами блока 12 приоритета запросов и элемента ИЛИ 20, выход которого соединен с информационным входом триггера 14 запроса, единичный выход триггера 14 запроса соединен с первым входом блока 2 синхронизации, первый выход

30 которого соединен с первыми входами второго 16, третьего 17 и четвертого 19 элементов И и входом синхронизации регистра

6 микрокоманд, второй выход 31 блока 2 синхронизации соединен с входом синхронизации регистра 5 адреса микрокоманд, группа выходов блока 12 приоритета запросов соединена с группой информационных входов регистра 4 выбора, вход 40 запроса наивысшего приоритета которого соединен с вторым входом 40 второго элемента И 16, выход которого соединен с единичным входом триггера 15 прерывания, единичный выход которого соединен с первым входом первого элемента И 18 с управляющим входом мультиплексора 8 логических условий. Вход

23 подтверждения прерывания устройства соединен с входами синхронизации триг8 гера 14 запроса и регистра 4 выбора, выходы которого соединены с входами шифратора 9, выходы которого соединены с входами второй группы информационных, входов мультиплексора 7 адреса,,выходы немодифицируемых разрядов адреса блока 1 памяти микропрограмм соединены с соответствующими входами третьей группы информационных входов мультиплексора 7 адреса и с соответствующими входами группы информационных входов шинного формирователя 11, выходы которого соединены с первой группой информационных входов мультиплексора 7 адреса, выходы разрядов микроопераций блока 1 памяти микропрограмм соединены с соответствующими входами группы информационных входов регистра 6 микрокомапд, выход 29 первого разряда второй группы 32 выходов которого соединен с зторым входом 29 блока 2 синхронизации, т!1е.;:,й вход 24 которого соединен с входом 24 пуска устройства, выход 38 второго разряда второй группы 32 выходов регистра 6 микрокоманд соединен с вторым входом первого элемента 18 И, выход которого соединен - управляющим входом шинного формирователя !1 и является управляющим выходом 28 устройства, выходы третьего 36 и четвертого 37 разрядов второй группы 32 выходов регистра 6 микрокоманд соединены с вторыми входами второго 16 и третьего !7 элементов И соответственно, выход третьего элемента И !7 соединен с нулевым входом триггера 15 прерывания, третья группа 33 выходов регистра 6 микрокоманд соединена с группой управляющих входов мультиплексора 7 адреса, четвертая группа 34 выходов регистра 6 микрокоманд соединена с группой управляющих входов мультиплексора 8 логических условий, группа выходов которого соединена с соответствующими разрядами группы информационных входов шинного формирователя 11 с входами модифицируемых разрядов адреса третьей группы информационных входов мультиплексора 7 адреса, выходы разрядов номера объекта и выход

39 управляющего разряда пятой группы выходов регистра 6 мпкрокоманд соединены соответственно с группой информационных входов дешифратора 10 и вторым входом четвертого элемента И 19, выход которого соединен с входами установки в нулевое, состояние триггера 14 запроса и регистра

4. выбора и с управляющим входом дешифратора 10, выходы которого соединены с соответствующими нулевыми входами регистра 3 запросов и выходом 35 сигнализации устройства, входы разрядов приоритетных логических условий группы 26 входов логических условий устройства соединены с соответствующими входами группы входов блока !3 приоритета условий, выходы которого соединены с соответствующими входа1136162

10 ми второй группы информационных входов мультиплексора 8 логических условий.

Блок 2 синхронизации (фиг. 2) содержит генератор 41 тактовых импульсов, триггер

42 пуска, элемент И 43 и элемент ИЛИ 44, выход которого образует второй выход 31 блока 2 синхронизации, а также элемент

И 45. Первый выход генератора 41 тактовых импульсов образует первый выход 30 блока

2 синхронизации, третий, вход 24 которого подключен к первому входу элемента И 45, выход которого подключен к первому входу элемента ИЛИ 44, второй вход которого соединен с вторым выходом генератора 41 тактовых импульсов и с первым входом элемента И 43, выход которого соединен с нулевым входом триггера 42 пуска, единичный выход которого соединен с входом генератора 41 таковых импульсов. Единичный вход триггера 42 пуска соединен с первым входом блока 2 синхронизации, второй вход

29 которого подключен к второму входу элемента И 43. Нулевой выход триггера 42 подключен к второму входу элемента И 45.

Мультиплексор 7 адреса (фиг. 3) содержит дешифратор 46, блок 47 коммутаторов (каждый элемент блока 47 коммутаторов представляет собой элемент 2-2-2ИЗИЛИ), блок 48 элементов И. Первая группа информационных входов 21 мультиплексора 7 адреса соединена с первой группой информационных входов блока 47 коммутаторов, вторая группа 49 информационных входов мультиплексора 7 адреса соединена с второй группой информационных входов блока 47 коммутаторов, третья группа 50 информационных входов которого соединена с третьей группой информационных входов мультиплексора 7 адреса, выход которого является выходом блока

47 коммутаторов. Управляющий вход 28 мультиплексора 7 адреса подключен к блокирующему входу блока 48 элементов И, выход которого соединен с входом дешифратора 46, первый 51.1, второй 51.2 и третий 51.3 выходы которого соединены соответственно с вторым, первым и третьим управляющими входами блока 47 коммутаторов. Группа управляющих входов 33 мультиплексора 7 адреса соединена с информационным входом блока 48 элементов И.

Мультиплексор 8 логических условий (фиг. 4) содержит мультиплексор 52 и коммутатор 53.1 - 53 и, первые информационные входы каждого из которых соединены с соответствующими входами первой группы

54 информационных входов коммутатора 8 логических условий. Первый 55.1- (V-1) -й

55. (V-1) разряды второй группы информационных входов 55 мультиплексора 8 логических условий соединены с вторыми информационными входами соответственно первого

53.1 - (V -1)-го 53. (V -1) коммутаторов. Ос5

55 тальные разряды второй группы информационных входов 55 мультиплексора 8 логических условий подключены к группе информационных входов мультиплексора 52, выход которого подключен к второму информационному входу V -го коммутатора 53У.

Управляющий вход 56 мультиплексора 8 логических условий соединен с информационным входом мультиплексора 52. Группа управляющих входов 34 мультиплексора 8 логических условий своим первым разрядом

57.1 подключена к прямым и инверсным управляющим входам коммутаторов 53.1-53. (V-1), вторым разрядом 57.2 — к прямому и инверсному управляющим входам коммутатора 53.V, а остальными разрядами— к группе управляющих входов мультиплексора 52. Выхрды коммутаторов 53 1-53 у. образуют группу выходов 58 мультиплексора 8 логических условий.

Рассмотрим функциональное нахначение элементов и узлов предлагаемого устройства.

Блок 1 памяти микропрограмм (фиг. 1) преедназначен для хранения микропрограмм контроля объектов. Он может быть выполнен, например, на типовых интегральных элементах 556 РУI.

Блок 2 синхронизации (фиг. 2) предназначен для управления работой устройства.

На вход 24 блока 2 поступает внешний сигнал записи начального адреса микропрограмм в регистр 5 (фиг. 1). Этот сигнал поступает с входа 24 через элемент И 45 при нулевом состоянии, триггер 42 и далее через элемент ИЛИ 44 на выход 31 блока 2 (фиг. 2). Триггер 42 предназначен для управления работой генератора 4! тактовых импульсов и блокировки пропуска сигналов со входа 24 на выход 31 блока 2. Триггер 42 устанавливается в единичное состояние по сигналу с выхода триггера 14 (фиг. 1)

Установка в нулевое состояние триггера 42 (фиг. 2) осуществляется по сигналу с выхода элемента И 43, управляемого сигналом микрооперации со входа 29 блока 2. Генератор 41 включается по сигналу с единичного выхода триггера 42 и выдает попеременно с выходов 30 и 31 первый и второй тактовые импульсы соответственно.

Регистр 3 (фиг. 1) предназначен для приема сигналов запросов на проведение контроля от объектов с группы 22 входов устройства. Единичное состояние i-го разряда Si (1е 1, и) соответствует наличию заявки на выполнение микропрограммы контроля от i-ro источника (объекта контроля) .

Объекты контроля упорядочены в соответствии с приоритетами. Значение приоритета соответствует номеру объекта контроля, т.е. низшим приоритетом обладает п-й объект. Сброс разрядов регистра 223 осуществляется по сигналам с выходов дешифратора 10.

1136162

Регистр 4 предназначен для хранения унитарного кода объекта, выбранного для проведения контроля в текущий момент времени. Запись в регистр 4 производится, по сигналу подтверждения прерывания со входа 23 устройства. Этот сигнал поступает одновременно с приходом каждого очередного запроса на выполнение контроля, записываемого в воответствующий разряд регистра 3. Кроме того, в предпоследней микрокоманде каждой i-й микропрограммы, проверяющей i-й объект контроля, вырабатывается коалиционная (определение коалиционных команд см. в кн: Прангишвили И. В., Стецюра Г. Г. Микропроцессорные системы.

М., Наука, 1980, с. 141 (микрооперация, посылаемая по линиям связи на все объекты контроля. По получении сигнала этой микрооперации объекты контроля, которые выставили запросы на проведение проверки через входы 22 в регистое 3, до рассматри20 ваемого момента времени, посылают импульсный сигнал на вход 23 устройства (фак тором проверки i-го объекта контроля служит сигнал i-го выхода дешифратора 10, поступающего на вход 35 сигнализации устройства) . Такой протокол взаимодействия предлагаемого устройства и объектов контроля необходим для исключения излишнего пребывания в очереди на выполнение контроля заявок от низкоприоритетных объектов контроля.

Регистр 5 предназначен для хранения З0 адреса очередной микрокоманды, поступающего с выхода мультиплексора 7. Запись информации в регистр 5 осуществляется по тактовому сигналу с выхода 31 блока 2 (фиг. 2). Этот сигнал в начале работы устройства при выключенном триггере 42 по35 ступает со входа 24 устройства и через элементы И 45 и ИЛИ 44 (фиг. 2) передается на вход С регистра 5. В процессе работы данный сигнал подается со второго выхода генератора 41 и через элемент ИЛИ 44 по- 40 ступает на выход 31 блока 2 (фиг. !).

Регистр 6 (фиг. 1) предназначен для хранения кода микрокоманды. С его выхода

27 на объекты контроля подается операциа конт оля. онная часть микроком нд р

В формате операционной части микрокоманды содержится два поля: поле адреса микрокоманды объекта контроля и поступающее на информационный вход регистра 6 микрокоманд поле собственно операционных микроопераций контроля данного объекта.

Группа 32 выходов предназначена для подачи сигналов управления блоку 2 и элементам И 16-18. Выход разряда 29 этой группы выходов предназначен для подачи сигнала установки в исходное состояние триггера

42 блока 2 (фиг. 2) .

Выход разряда 38 предназначен для подачи сигнала разрешения прерывания выполнения текущей микропрограммы запросом от источника, обладающего наивысшим приоритетом. Запрос от объекта указанного типа обслуживается с абсолютным приоритетом при выполнении некритических последовательностей микрокоманд в текущей микропрограмме контроля. При выполнении критической последовательности, связанной с действиями объекта контроля, которые обязятельно должны быть завершены за установленное время и поэтому не могут прерываться, обслуживание объекта с наивысшим приоритетом откладывается до появления сигнала окончания критического участка с выхода 38 группы 32 выходов регистра 6. Запросы от всех остальных объектов обслуживаются с относительными приоритетам и.

Выход разряда 36 предназначен для разрешения срабатывания элемента И !6 при наличии сигнала запроса от объекта контроля наивысше"o приоритета во время обслуживания устройства с низшим приоритетом. Сигнал на выходе 36 присутствует только при выполнении микропрограмм низших приоритетов. При обслуживании наиболее приоритетного объекта сигнал отсутствует.

Выход разряда 37 предназначен для установки в нулевое состояние триггера 15 при выполнении последней микрокоманды микропрограммы контроля объекта наивысшего приоритета, тем самым снимается запрос на прерывание текущей микропрограммы, устанавливаемый единичным состоянием триггера 15.

Группа 33 выходов регистра 6 предназначена для подачи управляющего кода на одноименный вход мультиплексора 7 (фиг. 3), задавая тем самым режим работы последнего.

Группа 34 выходов регистра предназначена для подачи управляющего кода на одноименный вход мультиплексора 8 (фиг. 4) и задания режима его работы.

Пятая группа выходов регистра 6 предназначена для задания кода номера разряда в регистре 3. Этот код поступает на информационные входы дешифратора 10, который по сигналу с выхода четвертого элемента И 19 выдает унитарный код сбрасываемого разряда регистра 3. Сброс i-го (!е 1,п) разряда 3 происходит в первой микрокоманде микропрограммы контроля i-го объекта контроля для предотвращения повторного запуска этой микропрограммы по одному и тому же запросу. Управление дешифратором

10 осуществляется через элемент И 19 по сигналу с выхода разряда 39 пятой группы выходов регистра 6 микрокоманд.

Мультиплексор 7 предназначен для управления тактом формирования адреса микрокоманды предлагаемого устройства. На группу 49 входов (фиг. 3) мультиплексора с вы1136162

14

55 хода шифратора 9 поступает адрес первой микрокоманды реализуемой микропрограммы. Вход 21 подключен к одноименной шине и предназначен для подачи на группу входов блока 47 коммутаторов адреса очередной микрокоманды прерванной микропрограммы, выполнение которой продолжается после обслуживания запроса на выполнение микропрограммы высшего приоритета, которая может прерывать выполнение микропрограмм низших приоритетов. Группа 50 входов предназначена для подачи на входы группы 47 коммутаторов кода адреса оч