Устройство для исправления ошибок в непозиционном коде

Устройство для исправления ошибок в непозиционном коде

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК В НЕПОЗИЦИОННОМ КОДЕ , содержащее группу входных регистров, блок памяти ошибок, группу сумматоров коррекции, причем входы входных регистров группы являются входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены управляющий регистр, коммутатор, группа узлов задержки, группа выходных регистров и два сумматора по первому и второму контрольным модулям, причем выходы входных регистров группы через соответствующие узлы задержки с первыми информационными входами соответствующих сумматоров коррекции группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходы которых являются выходами устройства, входы сумматора по первому контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К4-2)-го (где (К+ 2) - число входных регистров в группе), входы сумматора по второму контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+1)-го, выходы сумматоров по первому и второму контрольным модулям соединены с соответствующиi ми входами группы адресных входов блока памяти ошибок, выходы которого соединены (Л с соответствующими входами управляющего регистра, выходы разрядов признаков корС рекции которого соединены с информационными входами коммутатора, управляющий вход которого соединен с выходами разрядов признаков адреса управляющего регистра , выходы коммутатора соединены с вторыми входами соответствующих сумматоров со о коррекции. 05 сд

СОНИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ;;.-, „ /

Х ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3647247/24-24 (22) 27.09.83 (46) 23.01.85. Бюл. № 3 (72) А. А. Коляда (71) Научно-исследовательский институт прикладных физических проблем им. акад. А. Н. Севченко (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР № 369567, кл. G 06 F 11/08, 1970.

2. Авторское свидетельство СССР № 715399, кл. G 06 F 11/08, 1977 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК В НЕПОЗИЦИОННОМ КОДЕ, содержащее группу входных регистров, блок памяти ошибок, группу сумматоров коррекции, причем входы входных регистров группы являются входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены управляющий регистр, коммутатор, группа узлов задержки, группа выходных регистров и два сумматора по первому и второму контрольным модулям, причем выходы входных регистров группы через соответ, SU 1136165 А ствующие узлы задержки с первыми информационными входами соответствующих сумматоров коррекции группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходы которых являются выходами устройства, входы сумматора по первому контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+2)-го (где (К+2) — число входных регистров в группе), входы сумматора по второму контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+ 1) -го, выходы сумматоров по первому и второму контрольным модулям соединены с соответствующими входами группы адресных входов блока Q памяти ошибок, выходы которого соединены с соответствующими входами управляющего регистра, выходы разрядов признаков коррекции которого соединены с информацион- С ными входами коммутатора, управляющий вход которого соединен с выходами разрядов признаков адреса управляющего регистра, выходы коммутатора соединены с вторыми входами соответствующих сумматоров коррекции. СО

1136165

1

Изобретение относится к вычислительной технике и предназначено для использования в быстродействующих вычислительных устройствах конвейерного типа, осуществляющих обработку числовой информации в непозиционном коде с контролем ошибок.

Известно устройство для декодирования, содержащее операционный и запоминающий регистры, блоки памяти констант нулевизации, дешифраторы, блоки памяти констант нулевизации ошибок, сумматор, переключа- 10 тели и логические элементы (1).

Недостатком устройства является его низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство для обнаружения и исправления ошибок в непозиционном коде, которое содержит входной регистр, входы которого являются входами устройства, блок свертки по контрольным модулям, входы которого подключены к первому выходу входного регистра, сум- 20 маторы по контрольным модулям, по входам подключенные к второму и третьему вы ходам входного регистра и выходам блока модульной свертки по контрольным модулям, блок памяти ошибок, входы которого соединены с выходами сумматоров по контрольным модулям и блок сумматоров коррекции по модулям системы счисления, первый вход которого подключен к выходу блока памяти ошибок, второй, третий и четвертый входы — соответственно к первому, второму и третьему выходам входного регистра, а выход является выходом устройства. Устройство обнаруживает и исправляет любую однократную ошибку, происшедшую по информационному или контрольному модулям (2). 35

Недостаток известного устройства заключается в том, что реализуемый в ндм способ формирования контрольных разрядов затрудняет применейие устройства для контроля арифметических операций. Кроме того, оно не может работать в конвейерном режиме.

Цель изобретения — повышение быстродействия устройства.

П оставленная цель достигается тем, что в устройство для исправления ошибок в непозиционном коде, содержащее группу входных регистров, блок памяти ошибок, группу сумматоров коррекции, причем входы входных регистров группы являются входами устройства, введены управляющий регистр, коммутатор, группа узлов задержки, группа выходных регистров и два сумматора по первому и второму контрольным модулям, причем выходы входных регистров группы через соответствующие узлы задержки группы соединены с первыми информа- 55 ционными входами соответствующих сумматоров коррекции группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходьг которых являются выходами устройства, входы сумматора по первому контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+2)-го (где (К+2) — число входных регистров в группе), входы сумматора по второму контрольному модулю соединены соответственно с выходами всех входных регистров группы, кроме (К+ 1)-го, выходы сумматоров по первому и второму контрольным модулям соединены с соответствующими входами группы адресных входов блока памяти ошибок, выходы которого соединены с соответствующими входами управляющего регистра, выходы разрядов признаков коррекции которого соединены с информационными входами коммутатора, управлявший вход которого соединен с выходами разрядов признаков адреса управляющего регистра, выходы коммутатора соединены с вторыми входами соответствующих сумматоров коррекции.

На фиг. 1 приведена структурная схема устройства для исправления ошибок в непозиционном коде; на фиг. 2 — функциональная схема сумматора по контрольному модулю.

Устройство для исправления ошибок в непозиционном коде содержит входы 1 устройства, группу 2 входных регистров, группу 3 узлов задержки, сумматоры 4 и 5 по первому и второму контрольным модулям, группу 6 сумматоров коррекции, управляющий регистр 7, группу 8 выходных регистров, коммутатор 9, выходы 10 устройства, блок 11 памяти ошибок.

Сумматоры 4 и 5 по контрольному модулю (фиг. 2) содержат t групп узлов 12 сумм ирования по контрольному модулю и

t групп регистров 13 результата.

Узлы задержки группы 3 реализованы в виде цепочки из t+1 последовательно соединенных регистров, где t = (logq (k+ 1) ) (округлять до целого в большую сторону).

Сумматоры коррекции по модулям системы группы 6 осуществляют суммирование по модулям m,, гп ..., гп, + системы.

Сумматоры 4 и 5 по контрольному модулю предназначены для формирования за Т тактов компонентов Sj синдрома S = (S, Sg) входного непозиционного кода (е4,н->, <с, н-q, ...; н- н-i, 1к-з кч 4m+r.) по формуле

Sj — — /ф — М1,к-

+4н+1 rrlz+j, где J =1,2.

Если (+J>Kiq+д,к-si ...,с(к-,к-1 1н- хнчФкс) является кодовым словом, то его компоненты определяются следующими соотношениями а41,к- =// М;,н- /m1 (i =1, 2, ..., К-1);, А =ДМ1,к-1с4 к-t + 1н- Мк-s н+1= /А/к1 (j =1, 2), 1136165

Фиг.1 где N;, > = ф+ (i =1, 2, ..., К-1);

M I —— PMi

А — число из рабочего диапазона системы счисления; т„ т„ ..., m > — упорядоченный по возрастанию набор модулей системы, причем тк 2р+ К вЂ” 2 (р- фиксированное натуральное число).

Устройство работает следующим образом.

Непозиционный код (Ci,м-,А.,к-a, ...,ккрм,к1, 1к-s +K+l, к+т), подлежащий контролю, поступает через входы 1 устройства на входные регистры группы 2, с выходов которых он поступает на входы соответствующих узлов задержки группы 3 и на входы сумматоров 4 и 5 по первому и второму контрольным модулям. Сумматоры 4 и 5 по первому и второму контрольным модулям через t тактов сформируют синдром S = ($, Sa) кода.

На (t+1) -м такте компоненты Sz, Sz синдрома поступают на входы группы адресных входов блока 11 памяти ошибок, с выхода которого считывается на управляющий регистр 7 код коррекции 6 и код номера 1 искаженной цифры.

На (t+2)-м такте работы устройства на первые входы сумматоров коррекции по модулям системы группы 6 поступает входной код с выходов узлов задержки группы 3, а на вторые входы — код коррекции с выхода коммутатора 9.

С выхода коммутатора 9 поступает код коррекции Ь на второй вход сумматора группы 6, соответствующий номеру 4 искаженной цифры, и нули на все остальные сумматоры группы 6. В результате исправ ленный код поступает на группу 8 выходных регистров.

Таким образом, предлагаемое устройство по заполнении узлов задержки группы 3 позволяет осуществлять контроль и исправление входных кодов за один такт работы о устройства. благодаря конвейерному принципу обработки кодов, что приводит к повышению быстродействия устройства.

11361б5

° е а

Составитель В. Гречнев

Редактор Т: Кугрышева Техред И. Верес Корректор О. Луговая

Заказ 10! 51/37 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4