Вычислительная система "антикон" для предотвращения столкновения судов
Патент 1136178
Авторы
Вычислительная система "антикон" для предотвращения столкновения судов
Иллюстрации
Реферат
.Вычислительная система для 1редотвра1дения столкновения судов, содержащая блокформирования угловых скоростей,блок формирования направления поворота.блок ивдикации и блок памяти исходных данных, отличающаяся тем, что, с целью расширения ее функциональных возможностей путем обеспечения предварительной селекции судов по степени опасности и обеспечения безопасности плавания при нали-чии нескольких опасных судов, в нее введены блок определения времени сближения, блок управления, блок тригонометрических преобразований, блок определения маневра, блок классификаций целеЛ, блок анализа и блок индексаций ойэсных судов, причем блок формирования угловыкскоростей .содержит группы элементов И, ИЛИ, элементы И регистры, сумматор, умножитель и первый формирователь синхросигналов , блок формирования направления поворота содержит группы элементов И, ИЛИ, элементы И, ИЛИ, НЕ и схему сравнения, блок определения времени сближения содержит вычитатель, делитель , регистры, умножитель группы элементов И,. ИЛИ и второй формирователь синхросигналов, блок памяти исходных данных содержит регистр, группу элементов И, ИЛИ, дешифраторы, реверси1вные счетчики, элементы ИЛИ и оперативное запоминакяцее устройство, блок управления содержит узлы дешифрации команд, элементы ИЛИ, генератор тактовых импульсов, триггер, элементы И-НЕ, блок тригонометрических пре (Д образований содержит вычитатель, регистры , группы элементов И, ИЛИ,элементы И, ИЛИ, НЕ, ИЛИ-НЕ, триггеры, оперативное запоминающее устройство, элемент задержки и распределитель импульсов, блок определения маневра содержит регистры, элементы И, ИЛИ 00 и схему сравнения, блок классификации целей содержит регистры, элементы И, а ИЛИ и схему сравнения, блок анализа содержи.т элементы И, ИЛИ, НЕ, группу Kj элементов И, сдвиговый регистр и рас00 пределитель импульсов, блок индексации опасных судов содержит группу элементов. И, элементы И, регистр, триггер, дешифратор, схему сравнения и распределитель импульсов, причем выходы с первого по двадцать первый первого фор.мирователя синхросигналов . блока формирования угловых скоростей подключены соответственно к тактовому входу первого регистра, к первым входам .элементов И с первой по девятую группу, установочному входу первого
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
9/51) G 06 F 15 20
i-
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3550164/24-24 (22) 11.02.83 (46) 23.01 85. Бюл. Р 3 (72) В.И.Скурихин, В.В.Павлов, А.А.Урсатьев, Н.А.Божулич, С.Л.Сапожникова, И.А.Положенцев, Ю.П. Богачук и А.И.Шикарев (71) Ордена Ленина институт кибернетики им.В.М.Глушкова (53) 681.325.22(088.8) (56) 1. Патент США Ф 3717873, кл. G 01 S 7/22, 1973.
2. Патент США к= 3725918, кл. G 01 S 73/06, 1973.
3. Патент США Ф 3939334, кл. G 06 Г 15/02, С 06 F 15/50, 1976 (прототип) ° (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА "АНТИКОН"
ДЛЯ ПРЕДОТВРАЩЕНИЯ. СТОЛКНОВЕНИЯ СУДОВ (57),Вычислительная система для предотвращения столКновения судов, содержащая блок. формирования угловых скоростей,бл к формирования направления поворота. блок индикации и блок памяти исходных данных, о т л и ч а ю— щ а я с я тем, что, с целью расшире<ния ее функциональных возможностейпутем обеспечения предварительной селекции судов по степени опасности и обеспечения безопасности плавания при наличии нескольких опасных судов, в нее введены блок определения времени сближения, блок управления, блок тригонометрических преобразований, блок определения маневра, блок классификации целей, блок анализа и блок индексации оПасиых судов, причем блок формирования угловых скоростей содержит группы элемейтов И, ИЛИ, элементы И, регистры, сумматор, умножитель
„„SU„„1136178 A и первый формирователь синхросигналов, блок формирования направления поворота содержит группы элементов И, ИЛИ, элементы И, ИЛИ, НЕ и схему сравнения, блок определения времени сближения содержит вычитатель, делитель, регистры, умножитель группы элементов И,. ИЛИ и второй формирователь синхросигналов, блок памяти исХодных данных содержит регистр, группу элементов И, ИЛИ, дешифраторы, реверсивные счетчики, элементы ИЛИ и оперативное запоминающее устройство, блок управления содержит узлы дешифрации команд, элементы ИЛИ, генератор тактовых импульсов, триггер, элемен- ф ты И-НЕ, блок тригонометрических преобразований содержит вычитатель, регистры, группы элементов И, ИЛИ,элементы И, ИЛИ, НЕ, ИЛИ-НЕ, триггеры, оперативное запоминающее устройство, элемент задержки и распределитель импульсов, блок определения маневра ш4 содержит регистры, элементы И, ИЛИ фаа и схему сравнения, блок классификации ;ф целей содержит регистры, элементы И, ИЛИ и схему сравнения, блок анализа содержи.-. элементы И, ИЛИ, НЕ, группу элементов. И, сдвиговый регистр и рас- пределитель импульсов, блок индексации опасных судов содержит группу элементов. И, элементы И, регистр, триггер, дешифратор, схему сравнения и распределитель импульсов, причем р выходы с первого по двадцать первый первого формирователя синхросигналов . блока формирования угловых скбростей подключены соответственно к тактовому входу первого регистра, к первым вхо- дам:элементов И с первой по девятую группу, установочному входу первого
1136178 регистра, к первым входам первого, второго элементов И, к первым входам элементов И десятой, одиннадцатой, I двенадцатой групп, к тактовому входу второго регистра, к первым входам тринадцатой группы элементов И, к первому входу третьего элемента И и к первым входам элементов И четырнадцатой и пятнадцатой групп, выходы разрядов первого, второго, третьего и четвертого регистров соединены соответственно с вторыми входами элементов И пятой, десятой, девятой и третьей групп, выходы элементов И четырнадцатой и девятой групп подклю.чены к соответствующим входам элементов ИЛИ первой группы, выходы ко..торых подключены к первому входу сумматора, второй вход которого соединен с выходами элементов ИЛИ второй группы, входы которых соединены с выходами элементов И пятнадцатой и третьей групп, нулевой вход первого триггера подключен к установочному входу системы, единичный выход первого триггера соединен с вторыми входами первого и третьего элементов И, выходы которых подключены соответственно к входам знаковых разрядов сумматора, выход сумматора соединен с вторыми входами элементов И первой, одиннадцатой и тринадцатой групп, нулевой выход первого триггера соединен с вторым входом второго элемента И, выход которого подключен к входу первого знакового разряда первого умножителя, выходы элементов И первой, второй, восьмой и двенадцатой групп соединены соответственно с входами элементов ИЛИ третьей группы, выходы которых подключены к первому входу первого умножителя, выходы элементов И пятой, седьмой, десятой групп соединены соответственно с входами элементов ИЛИ четвертой группы, выходы которых соединены с вторым входом первого умножителя, выход первого умножителя подключен к вторым входам элементов И второй, четвертый и шестой групп, выходы элементов И четвертой и одиннадцатой групп соединены соответственно с входами элементов ИЛИ пятой группы, выходы которых подключены к информационному входу третьего регистра, выходы шестой группы элементов И соединены с информационным входом четвертого регистра, причем первый вход первой схемы сравнения блока формирования направления поворота подключен к входу константы системы, первый выход подключен к нулевому входу четвертого элемента И, второй вход которого соединен с выходом первого элемента НЕ, второй выход первой схемы сравнения подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом второго элемента НЕ и с первыми входами элементов И шестнадцатой группы, выход четвертого элемента И соединен с входом третьего элемента НЕ и с первыми входами элементов И семнадцатой группы,, выход третьего элемента HE соединен с первыми входами элементов И восемнадцатой группы, выход второго элемента HE подключен к первым входам элементон И девятнадцатой группы, выходы элементов И восемнадцатой и девятнадцатой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ шестой группы, выходы элементов И .шестнадцатой и семнадцатой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ седьмой группы,„выходы элементов ИЛИ шестой и седьмой групп подключены соответственно к первым входам элементов И двенадцатой и двадцать первой .групп, входы которых соединены соответственно с первыми и вторыми входами восьмой группы элементов ИЛИ, причем выходы второго формирователя синхросигналов блока определения времени сближения с первого по двенадцатый подключены соответственно к тактовому входу пятого регистра, к первым входам элементов И двадцать второй, двадцать третьей и двадцать четвертой групп, к тактовому входу шестого регистра, к первым входам элементов И двадцать пятой и двадцать шестой групп, к первым входам элементов И двадцать седьмой, двадцать восьмой групп, к тактовому входу седьмого регистра, к первым входам элементов И двадцать девятой, тридцатой, тридцать первой групп, вторые входы элементон И двадцать второй, двадцать третьей и двадцать восьмой групп подключены к выходу второго умножителя, выходы элементов И двадцать второй и двадцать пятой групп подключены соответственно к входам элементов ИЛИ денятой группы, выходы которых соеди1136178 нены с входом уменьшаемого первого вычитателя, вход вычитаемого которого подключен к выходам элементов ИЛИ десятой группы, первые входы которых соединены с выходами элементов И двадцать третьей группы, выходы элементов И двадцать шестой группы подключены к вторым входам элементов ИЛИ десятой группы .и к первым входам одиннадцатой группы элементов ИЛИ, вторые входы элементов И двадцать шестой группы подключены к выходам разрядов пятого регистра, первый и второй входы второго умножителя подключены соответственно к выходам элементов ИЛИ одиннадцатой группы и к выходам элементов И двадцать девятой группы, выходы тридцать первой груп— пы элементов И подключены к вторым входам элементов ИЛИ одиннадцатой группы,.выход первого вычитателя подключен к вторым входам элементов И тринадцатой группы, выходы которой соединены с первым входом узла деления, второй вход которого подключен к выходам элементов ИЛИ двенадцатой группы, первые и вторые входы которой подключены к выходам элементов И двадцать восьмой и двадцать четвертой групп соответственно, выход узла деле ния соединен с информационными входами шестого и седьмого регистров, выходы разрядов шестого регистра подключены к BTopbIM входам элементов И двадцать седьмой группы, выходы которой соединены с первыми входами тринадцатой группы элементов ИЛИ, вторые входы которой соединены с выходами разрядов1седьмого регистра, выходы элементов ИЛИ с второго по шестОй подключены соответственно к входу управления считыванием первого оперативного запоминающего устройства блока памяти исходных данных, к информационному входу первого реверсивного счетчика, к входу вычитания второго реверсивного счетчика, к входу управления записью первого оперативного запоминающего устройства, к входу суммирования первого реверсивного счетчика, выходы разрядов первого и второго реверсивных счетчиков подключены соответственно, к входам первого и второго дешифраторов, с выходы которых соединены соответственно с младшей и старшей группами адресных разрядов первого оперативного запоминающего устройства, выходь1 разрядов второго реверсивного счетчика подключены к входу третьего дешифратора, выходы которого соединены с входами седьмого элемента ИЛИ, информационный вход второго реверсивного счетчика подключен к выходам элементов И тридцать второй группы, первые входы которой соединены с выходами разрядов восьмого регистра, выходы элементов ИЛИ четырнадцатой группы соединены с информационным входом первого оперативного запоминающего устройства, причем первый и второй тактовые входы с первого по шестой узлов дешифрации команд блока управления подключены соответственно к первому и второму выходам генератора тактовых импульсов, входы пуска с второго по пятый узлов дешифрации команд подключены соответственно к выходам первого, второго, третьего и четвертого элементов И†HE, вход пуска первого узла дешифрации команд и единичный вход первого триггера соединены с входом пуска системы, установочные входы с первого по шестой узлов дешифрации команд соединены с установочным входом системы, первые выходы узлов дешифрации команд соединены с установочным входом системы, первые выходы узлов. дешифрации команд с первого по пятый подключены соответственно к входам восьмого элемента ИЛИ, первые выходы узлов дешифрации команд с второго по пятый подключены соответственно к входам установки исход ного состояния узлов дешифрации команд с первого по четвертый, первые выходы узлов дешифрации команд с третьего по пятый соединены соответственно с входами девятого элемента ИЛИ, вторые выходы узлов дешифрации команд с первого по четвертый подключены к первым входам элементов И-НЕ с первого по четвертый соответственно, вторые выходы четвертого и пятого узлов дешифрации команд подключены соответственно к первому и второму входам десятого элемента ИЛИ, второй выход пятого узла дешифрации кбманд подключен к первому входу пятого элемента И, причем выходы с первого по восьмой nepsoro распределителя импульсов блока тригонометрических преобразований подключены соответственно к первым входам одиннадцатого элемента ИЛИ и первым вхадам элементов И тридцать
1136178 третьей группы, к первым входам элементов И тридцать четвертой группы, к первым входам шестого и седьмого элементов И и к тактовому входу девятого регистра, к первому входу л восьмого элемента И и к первому так-. товому входу десятого регистра, к первым входам элементов И тридцать пятой группы и к первым входам девятого и десятого элементов И, к первым входам элементов И тридцать шестой группы, к первому входу одиннадцатого элемента И, к входу считывания второго оперативного запоминакщего .устройства, к второму тактовому входу десятого регистра, к первым входам двенадцатого и тринадцатого элементов И и к входу элемента задержки, выход которого соединен с первым входом первого элемента ИЛИ-HE второй вход которого соединен с установочным входом системы, а выход под — . ключен к нулевым входам второго и третьего триггеров, единичный выход второго триггера подключен к вторым входам девятого, одиннадцатого и двенадцатого элементов И и к первому входу двенадцатого элемента ИЛИ, единичный выход третьего триггера подключен к вторым входам восьмого, девятого и тринадцатого элементов И и двенадцатого элемента ИЛИ, выход девятого элемента И соединен с вторым входом одиннадцатого элемента ИЛИ, третий вход которого соединен с выходом седьмого элемента И, а выход— с первыми входами элементов И тридцать седьмой группы, выходы которой соединены с первыми входами элементов ИЛИ пятнадцатой группы, вторые и третьи входы которой подключены соответственно к выходам элементов И тридцать восьмой и тридцать девятой групп, выходы элементов ИЛИ пятнадцатой группы подключены к входу вычитаемого второго вычитателя, вход уменьшаемого которого соединен с выходаж элементов ИЛИ шестнадцатой группы, входы которой подключены к выходам элементов И тридцать третьей, тридцать четвертой, тридцать пятой групп соответственно, вторые входы элементов И тридцать третьей и тридцать пятой групп соединены с выходами разрядов одиннадцатогЬ и двенадцатого регистров соответственно, вторые входы элементов И тридцать четвертой и тридцать седьмой групп подключены к выходу группы разрядов модуля числа тринадцатого регистра, выход модуля результата второго вы" читателя подключен к вторым входам элементов,И тридцать шестой группы и к информационному входу девятого регистра, знаковый выход результата второго вычитателя соединен с первыми входами четырнадцатого и пятнадцатого элементов И, с вторым входом шестого элемента И и с входом четвертого элемента НЕ, выход которого подключен к второму входу седьмого элемента И, выходы одиннадцатого, восьмого и десятого элементов И подключены соответственно к вторым входам четырнадцатого и пятнадцатого элементов И и к первым входам элементов И тридцать восьмой группы, вторые входы которой соединены с выходамк разрядов девятого регистра, выходы четырнадцатого и пятнадцатого. элементов И соединены с первым и вторым входами тринадцатого элемента ИЛИ соответственно, .а выход подключен к входу знакового разряда. десятого регистра, информационный вход которого соединен с выходом второго оперативного запоминающего устройства, адресный вход которого соединен с выходом элементов И тридцать шестой группы, выход двенадцатого элемента ИЛИ подключен к входу начальной установки десятого регистра, и к входу .сброса первого распределителя импульсов, выход шестого элемента И соединен с первыми входами элементов И .тридцать девятой группы, вторые входы которой соединены с выходами разрядов четырнадцатого регистра, причем первый и второй входы второй схемы сравнения блока определения маневра подключены соответственно к выходам разрядов пятнадцатого и шестнадцатого регистров, выходы разрядов шестнадцатого регистра соединены с информационными входами семнадцатого и восемнадцатого регистров, тактовые входы пятнадцатого и шестнадцатого. регистров подключены к выходам четырнадцатого элемента ИЛИ и шестнадцатого элемента И соответственно, .первый выход второй схемы сравнения подключен к первому входу семнадцатого элемента И, выход которого соединен с первым входом четырнадцатого элемента ИЛИ, второй выход схемы сравнения подключен к первому входу шестнадца.1136178 того элемента И, причем тактовые входы девятнадцатого и двадцатого регистров блока классификации целей подключены к выходам пятнадцатого элемента ИЛИ и восемнадцатого элемента И соответственно, выходы разрядов соединены соответственно с первым и вторым входами третьей схемы сравнения, выходы разрядов двадцатого регистра подключены к информационному входу двадцать первого регистра, первый выход третьей схеМы сравнения подключен к первому входу девятнадцатого элемента И, выход которого соединен с первым входом пятнадцатого элемента ИЛИ, вто-. рой выход третьей схемы сравнения подключен к первому входу восемнадцатого элемента И, причем первый и второй выходы второго распределителя импульсов блока анализа подключены соответственно к управляющему входу сдвигового регистра и к первым входам двадцатого и двадцать первого элементов И, вход запуска второго распределителя импульсов подключен к выходу, шестнадцатого элемента ИЛИ, первый и второй входы которого соединены с выходами, двадцать второго и двадцать третьего элементов И соответственно, первый и второй входы двадцать третьего элемента И подключены к выходу двадцать первого элемента И и пятого элемента HE соответственно, информационный вход сдвигового.регистра подклру@н к выходамсороковой группы элементов И, выйод старшего разряда сдвигового регистра соединен с вторым входом двадцатого . элемента И и с входом пятого элемента НЕ, выход двадцатого элемента И подключен к первым входам двадцать четвертого и двадцать пятого элементов И, причем выходм с первого по четвертый третьего распределителя импульсов блока индикации опасных судов подключены соответственно к нулевому входу четвертого регистра, к первйм входам двадцать шестого элемента И, двадцать седьмого элемента И и к первому входу запуска третьего распределителя импульсов, выход первого элемента И подключен к единичному входу четвертого триггера, единичный выход которого соединен с вторым входом двадцать седьмого элемента И, выход которого соединен с первым входом двадцать восьмого элемента И, второй вход которого подключен к выходу четвертой схемы сравне- ния, а выход — к первым входам сорок первой группы элементов И, вторые входы которых соединены с соответствующими выходами четвертого дешифратора, выходы элементов И сорок первой группы подключены к информационному входу двадцать второго регистра, выходы с тринадцатого по девятнадцатый второго формирователя синхросигналов подключены соответственно к первому входу четвертого элемента ИЛИ, к второму входу пятнадцатого элемен1 та ИЛИ, к первому входу пятого элемента ИЛИ, к первому входу третьего элемента ИЛИ, к первому входу шестого-элемента ИЛИ, к первому входу второго элемента ИЛИ, к вторым входам восемнадцатого и девятнадцатого элементов И, вьг<оды разрядов седьмого регистра подключены соответственно к входам разрядов девятнадцатого и двадцатого регистров, выходы элементов ИЛИ тринадцатой группы под — . ключены к первым входам элементов ИЛИ четырнадцатой группы, информационный выход первого оперативного запоминающего устройства подключен к вторым входам элементов И двадцать пятой, двадцать девятой и тридцать первой групп, к информационному входу пятого регистра, к первому входу четвертой схемы сравнения, к вторым-входам элементов И седьмой, двенадцатой, четырнадцатой и пятнадцатой групп, к информационным входам первого и второго регистров, выход переноса второго реверсияного счетчика соединен с вторыми. входами первого, второго, третьего и четвертого элементов И-HE
".выход седьмого элемента ИЛИ подключен к вторым входам двадцать первого и двадцать второго элементов И, выходы разрядов второго реверсивного счетчика подключены соответственно к входам четвертого дешифратора, первый выход первого .узла дешифрации команд соединен с установочным входом седьмого регистра и с входом запуска второго формирователя синхросигналов, второй выход подключен к установочному входу второго формирователя синхросигналов, второй выход второго узла дешифрации команд соединен с вторым входом двадцать шестого элемента И и с устаноночным входом третьего распределителя импульсов, второй вход запуска ко113б178 торого и вход начальной установки двадцать второго регистра соединены с первым выходом второго узла дешифрации команд, выход первого элемента И-НЕ подключен к тактовому входу двадцать первого регистра, второй выход третьего узла дешифрации команд подключен к второму входу двадцать пятого элемента И, выход десятого элемента ИЛИ соединен с вторым входом двадцать четвертого элемента И,,Ьыход пятого элемента И подключен к тактовому входу восемнадцатого регистра, тактовый вход семнадцатого регистра и вычитающий вход первого реверсивного счетчика соединены с выходом четвертого элемента И-НЕ выход шестого узла дешифрации команд соединен с входом запуска первого распределителя импульсов, выход восьмого элемента ИЛИ соединен с вторыми входами элементов И тридцать второй группы, .выход девятого элемента ИЛИ подключен к первым входам сороковой группы и к третьему входу шестнадцатого элемента ИЛИ, выход пятого триггера соединен с установочными входами второго распределителя импульсов и первого формирователя синхросигналов, нулевой вход пятого триггера подключен к входу пуска системы, второй выход генерато-. ра актовых импульсов соединен с тактовыми вхолами первого и второго формирователей синхросигналов, первого, второго и третьего распределителей импульсов„ восьмой выход первого распределителя импульсов подключен к входу установки исходного состояния шестого узла дешифрации команд, выходы разрядов десятого регистра соединены с вторым .входом восьмой группы элементов И, выходы разрядов тринадцатого регистра подключены к второму входу первой схемы сравнения, к второму входу первого элемента ИЛИ и к входу первого элемента НЕ, выход двенадцатого элемента И соединен с первым входом первого формирователя синхросигналов, второй вход которого соединен с выходом тринадцатого элемента И, выходы разрядов семнадцатого и восемнадцатого регистров соединены соответственно с входами блока индикации, выходы разрядов двадцать первого регистра соединены с вторым входом четвертой схемы сравнения, выходы разрядов двадцать второго регистра соединены с вторыми входами элементов И сороковой груп- пы, первый выход третьего распределителя импульсов подключен к второму входу четвертого элемента ИЛИ, выход двадцать шестого элемента И соединен с вторым входом второго злемента ИЛИ, выходы двадцать четвертого и двадцать пятого элементов И соединены соответственно с третьим и четвертым входами первого формирователя синхросигналов, первый выход второго распределителя импульсов подключен к третьему входу четвертого эле мента ИЛИ, выходы элементов И тринадцатой группы соединены с информационным входом тринадцатого регистра, выходы разрядов первого регистра подключены соответственно к входам разрядов пятнадцатого и шестнадцатого регистров, выходы разрядов четвертого регистра соединены с вторыми входами элементов И шестнадцатой и девятнадцатой групп, выходы разрядов третьего регистра соединены с вторыми входами элементов И семнадцатой и восемнадцатой групп, выходы нерво. го формирователя синхроснгналов с двадцать второго по тридцать второи соединены соответственно с единичными входами второго и третьего триггеров, с первым входом семнадцатого элемента ИЛИ, выход которого подключен к первому входу двадцать второго элемента И, к второму входу пятого элемента ИЛИ, к третьему входу второго элемента ИЛИ, к второму входушестого элемента ИЛИ, к второму входу четырнадцатого элемента ИЛИ,. к вторым входам шестнадцатого, семнадцатого элементов И и к второму входу семнадцатого элемента ИЛИ, к входу пуска шестого узла дешифрации команд, к вторым входам элементов И двадцать первой группы и к вторым входам элементов И двадцатой. группы, выходы восьмой группы элементов
ИЛИ соединены с вторыми входами элементов ИЛИ четырнадцатой группы.
1136178
Изобретение относится к вычислительной технике и может использоваться для автоматизированного управления судами с применением систем предупреждения столкновения судов. 5
Известна система предупреждения столкновений судов, содержащая датчики скорости собственного судна, его курса, относительной дальности и пеленга, электронную вычислительную ма-10 шину (ЗВМ) и блок индикации, причем выходы датчиков скорости собственного судна,-его курса, относительной дальности и пеленга подключены к соответствующим входам электронной вычислительной машины, выход которой подключен к входу блока индикации f13.
Недостатками этой системы являются сложность, так как реализация требует включения. электронной вычислительной машины, низкая точность и надежность оценки безопасности плавания в случае маневрирования встречного судна, невозможность автоматизации процесса управления расхождением судов, высокий уровень напряженности работы судоводителя, требование точного определения курса встречного судна, что затруднительно в случае его маневрирования. 30
Известно устройство предупреждения столкновений судов, которое повышает точность оценки безопасности плавания при маневрировании собственного судна, содержащее датчики скорости собственного судна, его курса, относительной дальности и пеленга, электронную вычислительную машину и блок индикации, причем выходы датчиков скорости собственного 40 судна, его курса, относительной с дальности и пеленга подключены к соответствующим входам электронной вычислительно и машины, выход которой подключен. к входу блока индикации 52l45
Недостатками этого устройства являются сложность, низкая точность и надежность оценки безопасности плавания в случае маневрирования встречного судна, невозможность автоматиза-50 ции процесса управления расхождением судов, высокий уровень напряженности работы судоводителя, требование точного определения курса встречного судна, что затруднительно в случае 55 его маневрирования.
Наиболее близкой по технической .сущности к изобретению является система, предназначенная для расчета ближайшей точки подхода к координатам цели и собственного положения судна. 0йа содержит панель набора параметров, связанную с блоком кодирования, который соединен с запоминающим устройством, устройство кодирования адреса данных, счетчик адреса, счетчик программы, подключенный к постоянному запоминающему устройству программ и процессор 3,1.
Недостатками известной системы являются отсутствие возможности предварительной селекции встречных судов по степени опасности, а также неработоспособность устройства при наличии нескольких опасных судов.
Целью .изобретения является расширение функциональных возможностей путем обеспечения предварительной селекции судов по степени опаснЬсти и обеспечения безопасности плавания при наличии нескольких опасных судов.
Поставленная цель достигается тем, что в вычислительную систему, содержащую блок формирования угловых скоростей, блок формирования направления поворота, блок индикации и блок памяти исходных данных, введены блок определения времени сближения, блок управления, блок тригонометрических преобразований, блок определения маневра, блок классификации целей, блок анализа и блок индикации опасных судов, причем блок формирования угловых скоростей содержит группы элементов И, ИЛИ, элементы И, регистры, сумматор, умножитель и первый формирователь синхросигналов, блок формирования направления поворота содержит группы элементов И, ИЛИ, элементы И, ИЛИ, НЕ и схему сравнения, блок определения времени сближения содержит вычитатель, делитель, регистры, умножитель, группы элементов И, ИЛИ и второй Формирователь синхросигналов, блок памяти исходных данных содержит. регистр, группу элементов И, ИЛИ, дешифраторы, реверсивные счетчи-, ки, элементы ИЛИ и оперативное запоминающее устройство, блок управления содержит узлы дешифрации команд, элементы ИЛИ, генератор тактовых импульсов, триггер, элементы И-НЕ,,блок тригонометрических преобразований содержит вычитатель,, регистры, группы элементов И, ИЛИ, элементы И, ИЛИ, НЕ, ИЛИ-НЕ, триггеры, оперативное
113617é запоминаияцее устройство, элемент задержки и распределитель импульсов, блок определения маневра содержит регистры, элементы И, ИЛИ и схему сравнения, блок классификации целей 5 содержит регистры, элементы И, ИЛИ и схему сравнения, блок анализа содержит элементы И, ИЛИ, НЕ,, группу элементов И, сдвиговый регистр и распределитель импульсов, блок инди- 10 кации опасных судов содержит группу элементов И, элементы И, регистр, триггер, дешифратор, схему сравнения и распределитель импульсов, причем выходы с первого по двадцать первый первого формирователя синхросигналов блока формирования угловых скоростей подключены соответственно к тактовому входу первого регистра,к первым входам элементов И с первой по девя- 0 тую группу, установочному входу первого регистра, к первым входам первого, второго элементов И, к первым входам элементов И десятой, одиннадцатой, двенадцатой групп, к гактово- 5 му входу второго регистра, к первым входам элементов И, тринадцатой группы элементов И, к первому входу третьего элемента И и к первым входам элементов И четырнадцатой и пятнадца-30 той групп, выходы разрядов первого, второго, третьего и четвертого регистров соединены соответственно с вторыми входами элементов И пятой, десятой, девятой и третьей групп, вы-35 ходы элементов И четырнадцатой и девятой групп подключены к соответствующим входам элементов ИЛИ первой группы, выходы которых подключены к первому входу сумматора, второй вход 40 которого соединен с выходами элементов ИЛИ второй группы, входы которых соединены с выходами элементов И пятнадцатой и третьей групп, нулевой вход первого триггера подключен к 45 установочному входу системы, единичный выход первого триггера соединен
- c вторыми входами первого и третьего . элементов И, выходы которых подключены соответственно к входам знаковых 50 разрядов сумматора, выход сумматора соединен с вторыми входами элементов И первой, одиннадцатой и тринадцатой групп, нулевой выход первого триггера соединен с вторык. входом 55 второго элемента И, выход которого подключен к входу первого знакового разряда первого умножителя, выходы элементов И первой, второй, восьмой и двенадцатой групп соединены соответственно с входами элементов ИЛИ третьей группь|, выходы которых подключены к первому входу первого умножителя, выходы элементов И пятой, седьмой, десятой групп соединены соответственно с входами элементов ИЛИ четвертой группы, выходы которых соединены с вторым входом первого умножителя, выход первого умножителя подключен к вторым входам элементов И второй, четвертой и шестой групп, выходы элементов И четвертой и одинналцатой групп соединены соответственно с вхопами элементов ИЛИ пятой группы, выходы которых подключены к информационному входу третьего регистра, выходы элементов И шестой группы соединены с информационным входом четвертого регистра, причем первый вход первой схемы сравнения блока формирования направления поворота подключен к входу константы системы, первый выход подключен к первому входу четвертого элемента И, второй вход которого соединен с выходом первого элемента НЕ, второй выход первой схемы сравнения .подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом второго элемента НЕ и с первыми входами элементов И шестнадцатой группы, выход четвертого элемента И соединен с входом третьего элемента НЕ и с первыми входами элементов И семнадцатой группы, выход третьего элемента НЕ соединен с первыми входами элементов И восемнадцатой группы, выход второго элемента НЕ подключен к первым входам эдементов И девятнадцатой группы, выходы элементов И восемнадцатой и девятнадцатой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ шестой группы, выходы элементов И шестнадцатой и семнадцатой групп соединены соответственно с первыми и вторыми входами элементов ИЛИ седьмой группы, выходы элементов ИЛИ шестой и седьмой групп подключены соответственно к первым входам элементов И двенадцатой и двадцать первой групп, входы которых соединены соответственно с первыми и вторыми входами элементов ИЛИ восьмой группы, причем выходы второго формирователя синхросигналов блока определения времени сближения с
113б 1 78 первого по двенадцатый подключены соответственно к тактовому входу пятого регистра, к первым входам элементов И двадцать второй, двадцать третьей и двадцать четвертой групп, к такто.вому входу шестого регистра, к первым входам элементов И двадцать пя- . той и двадцать шестой групп,к первым входам элементов И двадцать седьмой, 30 двадцать восьмой групп, к тактовому входу седьмого регистра, к первым входам элементов И двадцать девятой, тридцатой, тридцать первой групп, вторые входы элементов И двадцать второй, двадцать третьей и двадцать
15 восьмой -групп подключены к выходу второго умножителя, выходы элементов И двадцать второй и двадцать пятой групп подключены соответственно к входам элементов ИЛИ девятой группы, выходы которых соединены с входом уменьшаемого первого вычитателя, вход вычитаемого которого подключен к выходам элементов ИЛИ десятой
l 25 группы, первые входы которых соединены с выходами элементов И двадцать третьей группы,. выходы элементов И двадцать шестой группы подключены к вторым входам элементов ИЛИ десятой группы и к первым входам элементов ИЛИ одиннадцатой группы, вторые входы элементов И двадцать шестой группы подключены к выходам разрядов пятого регистра, первый и второй входы второго умножителя подключены 3S соответветственно к выходам элементов ИЛИ одиннадцатой группы и к выходам элементов И двадцать девятой группы, выходы элементов И тридцать первой группы подключены к вторым 40 входам одиннадцатой группы элементов ИЛИ, выход первого вычитателя подключен к вторым входам элементов И тридцатой группы, выходы которой соединены с первым .входом узла 45 деления, второй вход которого подключен к выходам элементов ИЛИ двенадцатой группы, первые и вторые входы которой подключены к выходам элементов И двадцать восьмой и двадцать . 50 четвертой групп соответственно,выход узла деления соединен с информационными входами шестого и седьмого регистров, выходы разрядов шестого р