Накопитель для запоминающего устройства

Накопитель для запоминающего устройства

Иллюстрации

Показать все

Реферат

 

1 .НАКОПИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий матрицу ячеек памяти, первую группу элементов коммутации тока, каждый из которых состоит из первого и второго транзисторов, вторую группу элементов коммутации тока, каждый из которых выполнен на транзисторе, третью группу элементов коммутации тока, элементы предотвращения ложной записи , каждый из которых состоит из двухэмиттерного транзистора и рез истора , первый вывод которого соединен с базой двухэмиттерного транзистора , первый элемент смещения уровня напряжения, выполненный на диоде , группу источников тока, первый, второй и третий источники тока, причем в каждой строке матрицы словарные. входы ячеек памяти .являются входом словарной выб.орки накопителя, а словарные выходы подключены к первому выходу соответствующего источн1йка тока группы, в каждом столбце матрицы первые и вторые разрядные входы ячеек памяти соответственно подключены к коллекторам первого и второго транзисторов элемента коммутации тока первой группы, к первому и второму эмиттерам транзистора элемента предотвращения ложной записи,, базы транзисторов элементов коммутации тока первой и второй групп являются входом разрядной выборки накопителя, коллектор транзистора элемента коммутации тока второй группы соединен с первым выводом резистора элемента предотвращения ложной записи, второй вывод которого подключен к катоду диода элемента смещения уровня напряжения, анод которого подключен к шине положительного напряжения пигания, эмиттеры транзисторов элементов коммутации (Л тока первой и второй групп подключе-г ны соответственно к первым выводам первого и второго источников тока, nepBbtft вывод третьего источника тока подключен к входам элементов комму тахщи тока третьей группы, вторые вьюоды источников тока подключешл к шине отрицательного напряжения питасо ния, отличающийся тем, что, с целью повьшения быст одейvi СП ствия, в него введены опорный эле00 мент коммутации тока, выполненный на транзисторе, эмиттер.:которого sj соединен с перйым выводам третьего источника тока, дополнительный элемент смещения уровня напряжения,состоящий из резистора, первого и второго диодов и источника тока, причем первый вьшод резисто1)а подкяй)чен к шине положительного напряжения питания, второй - к коллекторам транзисторов элементов предотвращения ложной записи и к аноду первого диода, катод которого

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(51 ) G 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

rIO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ1ТИЙ (21 ) 3630073/24-24 (22 ) 28.07.83 (46 ) 30.01.85. Бюл. Р 4 (72 ) С.M. Балашов, В.Н.Дятченко, Ю.П.Родионов и А.В.Сквира (71 ) Московский институт электрон- . ной техники (53 ) 681.327,66(088.8 ) (56) !, Патент США М 4.156.941, кл. 365/233, опублик. 1978, 2. IEEE J, of Solid-State Circuits, 1978, ч. БС-13, N0.5, р.р.655660 (прото пип) . (54)(57) I.eu

1137537 подключен к аноду второго диода, катод которого подключен к базе транзистора опорного элемента коммутации тока и к первому выводу источника тока, второй вывод которого подключен к шине отрицатель.ного напряжения питания,. и элемент ускорения выключения тока, состоящий иэ первого и второго транзисторов и резистора, первый вывод которого подключен к базе первого транзистора, змиттер которого подключен к базе второго транзистора, эмиттер которого и база первого транзистора подключены соответственно к базе и коллектору транзистора опорного элемента коммутации тока, второй вывод резистора и

Изобретение относится к вычислительной технике и предназначено для использования в цифровых полупроводниковых схемах памяти, в частности в интегральных схемах оперативной па= мяти на биполярных транзисторах.

Известен накопитель, в котором имеются цепи, ускоряющие процесс выборки информации путем включения дополнительного тока для перезаряда па-10 разитных емкостей словарных шин. В этом накопителе дополнительный ток в статическом состоянии протекает в словарные шины выбранной строки 11.

Недостатком его является то, что в нем ускоряется перезаряд паразитных емкостей только словарных шин. Распространить данный способ ускорения на перезаряд паразитных емкостей разрядных шин невозможно ввиду ограничений на величину тока разрядных шин в статическом состоянии.

Наиболее близким по технической сущности к предлагаемому является накопитель с токовой выборкой по разрядам, осуществляемой с помощью переключения тока первого источника тока в разрядные шины первыми элементами коммутации то- ЭО ка, содержащий также в каждом столбце элемент предотвращения ложной записи, повышающий потенциалы разколлекторы первого и второго транзи- сторов подключены к шине положитель

I ного напряжения питания, дополнительный вход элемента коммутации тока третьей группы подключен к базе транзистора соответствующего элемента коммутации тока второй группы.

2, Накопитель по п.1, о т л и ч аю щ и й- с я тем, что каждый элемент коммутации тока третьей группы состоит из первого и второго транзисторов, коллекторы которых являются первым и вторым выходами элемента коммутации тока третьей группы, эмиттеры — входом, а базы — до полнительным входом. рядных шин в невыбранных столбцах и отключаемый в выбранном столбце с помощью переключения тока второго источника тока вторыми элементами коммутации тока, третий источник тока, подключенный к разрядным шинам с помощью третьих элементов коммутации тока 1 2), Недостатком накопителя является ограниченное быстродействие, Элементы предотвращения ложной записи необходимы для обеспечения работоспособности накопителя с токовой выборкой, но они увеличивают логический перепад по разрядным шинам, что снижает быстродействие при выборке. Подключение третьего источника тока к разрядным шинам через третьи элементы коммутации тока не дает ускорения перезаряда емкостей разрядных шин в:.выбранном столбце, .поскольку ток этого источника включается в невыбранные столбцы, что позволяет лишь незначительно снизить логический перепад по разрядным шинам. Как известно, невозможно прямое увеличение .тока пер- . вого источника тока (тока считывания), перезаряжающего емкости pasрядных шин, свыше максимально допустимого. Его величина ограничена условием сохранения не ниже допустимого логического перепада

Э !137537 в выбранной ячейке памяти, посколь-ку с ростом этого тока величина логического перепада уменьшается, Цель изобретения — увеличение быстродействия накопителя. 5

Поставленная цель достигается тем, что в накопитель, содержащий матрицу ячеек памяти, первую группу элементов коммутации тока, каждый из которых состоит из первого и второго транзисторов, вторую группу элементов коммутации тока, каждый из которых выполнен на транзисторе, третью груп пу элементов коммутации тока, элементы предотвращения ложной записи, каж-35 дый из которых состоит из двухэмиттерного транзистора и резистора, первый вывод которого соединен с базой двухэмиттерного транзистора,первый элемент смещения уровня напряже- о ния, выполненный на диоде, группу источников тока, первый, второй и третий источники тока, причем в каждой строке матрицы. словарные входы ячеек памяти являются входом словарной выборки накопителя, а словарные выходы подключены к первому выходу соответствующего источника тока группы, в каждом столбце матрицы первые и вторые разрядные выходы ячеек памяти соответственно подключены к коллекторам первого и второго транзисторов элемента коммутации тока первой группы, к первому и второму эмиттерам транзистора элемента предотвращения ложной записи, базы транзисторов элементов коммутации тока первой и .второй групп являются входом разрядной выборки накопителя, коллектор транзистора элемента коммутации тока второй группы соединен с первым выводом резистора элемента предотвращения ложной записи, второй вывод которого подключен к катоду диода первого элемента смещения уровня на-. пряжения, анод которого подключен к шине положительного напряжения питания, эмиттеры транзисторов элементов коммутации тока первой и второй групп подключены соответственно к первым выводам первого и второго источников тока, первый вывод третьего источника тока подключен к входам элементов коммутации тока третьей

4 группы, вторые выводы источников тока подключены к шине отрицательного напряжения питания, дополнительно введены опорный элемент коммутации

4 тока, выполненный на транзи торе, эмиттер которого соединен с первым выводом третьего источника тока, дополнителвный элемент смещения уровня напряжения, состоящий из резистора, первого и второго диодов и источника тока, причем первый вывод резистора подключен к шине положительного напряжения питания, второй " к коллекторам транзисторов элементов предотвращения ложной записи и к аноду первого диода, катод которого подключен к аноду второго диода, катод которого подключен к базе транзистора опорного элемента коммутации тока и к первому выводу источника тока, второй вывод которого подключен к шине отрицательного напряжения питания, и элемент ускорения выключения тока, состоящий из первого и второго транзисторов и резистора, первый вывод которого подключен к базе первого транзистора, эмиттер которого подключен к базе второго транзистора, эмиттер которого и база первого транзистора подключены соответственно к базе и коллектору транзистора опорного элемента коммутации тока, второй вывод резистора и коллекторы первого и второго транзисторов подключены к шине положительного напряжения питания, дополнительный вход лемента коммутации тока третьей группы подключен к базе транзистора соответствующего второго элемента коммутации тока второй группы.

Каждый элемент коммутации тока третьей группы состоит из первого и второго транзисторов, коллекторы которых являются первыми и вторыми выходами элемента коммутации тока третьей группы, эмиттеры — входом, а базы — дополнительным входом.

На чертеже представлена электрическая схема накопителя, Ячейки памяти объединены в строках по словарным входам и выходам соответственно первым 2 и вторым 3 <.ловарным шинам, а в столбцах по первым и вторым разрядным вхо. дам — соответственно первыми 4 и вторыми 5 разрядными шинами. Первые словарные шины 2 являются соответствующими входами 6 словарной выборки накопителя, вторые .словарные шины 3 подключены соответственно к первым выводам источников тока 7 группы. Первые 4 и вторые 5

1137537

3 разрядные шины каждого столбца являются соответствующими выходами :8 накопителя для снятия считанной информации и подачи управляющих сиг; налов записи и подключены к коллек- 5 торам соответственно первого 9 и второго 10 транзисторов первой группы элементов коммутации тока, эмиттеры которых объединены и подключены к первому выводу первого 10 источника тока ll, базы подключены к входам 12 разрядной выборки накопи теля. Вазы, змиттеры и коллекторы транзисторов 13 второй группы элементов коммутации тока подключены соответственно к базам первых 9 транзисторов первой группы элементов коммутации тока, к первому выводу второго источника тока 14 и через резисторы 15 к первым выводам элемен- 211 тов предотвращения ложной запйси, вторые выводы которых подключены к катоду диода 16 элемента смещения уровня напряжения, анод которого подключен к шине положительного напряже- ния питания 17 Коллекторы транзисторов 13 второй группы элементов коммутации тока подключены также к базам соответствующих двухэмиттерных транзисторов 18 элементов предотвра- щения ложной записи, первые и вторые эмиттеры которых подключены соответственно к первым 4 и вторым 5 разрядным шинам. Коллекторы,эмиттеры и базы первых 19 и вторых 20 транзисторов элементов третьей группы коммутации

35 тока подключены соответственно к первым 4 и вторым 5 разрядным шинам, к первому выводу третьего источника тока 21 и к входам 12 разрядной выбор40 ки накопителя. Коллекторы транзисторов 18 элементов предотвращения ложной записи объединены и подключены к первому выводу резистора 22 дополнительного элемента смещения уров@ ня напряжения, второй вывод которого подключен к шине 17щоложительного напряжения питания. Эмиттер, коллектор и база транзистора 23 опорного элемента коммутации тока подключены соответственно к первому выводу ucS0 точника тока дополнительного элемен--а смещения уровня напряжения, к первому выводу источника тока дополнительного элемента смещения уровня напряжения, к первому выводу резистора 24 элемента ускорения выключения тока и через последовательно включенные первый 25 и второй 26 последовательно включенные диоды к первому выводу резистора 22 и первому выводу источника тока 27 дополнительного элемента смещения уровня напряжения, в котором анод первого диода 25 подключен к первому выводу резистора 22, катод к аноду второго диода 26, катод которого подключен к первому выводу источника тока 27, В элементе ускорения выключения тока база и эмиттер первого транзистора 28 подключены соответственно к первому выводу резистора 24 и к базе второго транзистора 29, эмиттер которого подключен к базе транзистора 23 опорного элемента коммутации тока, второй вывод резистора 24 и коллекторы перво.го 28 и второго 29 транзисторов подключены к шине положительного напряжения питания 17. Вторые выводы ис-точников тока подключены к шине 30 отрицательного напряжения питания.

Все транзисторы в схеме п-р-и-типа.

В накопителях с токовой выборкой, к которым относится данный накопитель, могут применяться ячейки памяти различных типов (в том числе тиристорные, инжекционные и т.д. ).

На чертеже приведен один из возможных- типов ячейки памяти — с нелинейной переключаемой нагрузкой, обеспечивающей более высокое быстродействие по сравнению с другими известными. Данная ячейка 1 содержит первый 31 и второй 32 двухэмиттерные п-р-п-транзисторы, первые эмиттеры которых подключены к словарной шине 3, вторые эмиттеры соответственно к первой 4 и второй 5 разрядным шинам, коллекторы соответственно к первым выводам первого 33 и второго 34 резисторов, шунтированных соот-. ветственно первым 35 и вторым 36

; диодами, вторые выводы которых подключены к словарной шине 2, база первого транзистора 31 подключена к коллектору второго 32, база второго

32 подключена к коллектору первого 31.

Предлагаемый накопитель работает следующим образом.

При смене адреса столбцов в соответствии с сигналами на шинах 12 токи источников тока 1! и 14 перек лючаются транзисторны 9, 10 и !3 во вновь выбираемый разряд из ранее выбранного. В последнем эа счет выключения тока из транзистора !3 женный накопитель позволяет за счет импульсного включения тока источника тока повысить ток перезаряда паразитных емкостей разрядных пин в выбранном столбце только в момент переключения при смене адреса столбцов. При этом величина тока считывания в статическом состоянии не увеличивается и заданное ограничение на него не нарушается. Сигнал тока, поступающий по разрядным шинам в усилитель записи-считывания (УЗС ), появляется при перераспределении тока разрядных шин между выбранной ячейкой и транзисторами УЗС, которые объединены по эмиттерам с помощью разрядных шин с транзисторами ячеек памяти. В образованных эмиттер-: но-связанных переключателях тока транзисторы УЗС играют роль опорных транзисторов с опорным .потен циалом на базе. В таких ключах с ограниченной величиной тока (тока считывания ) и большой емкостью в общей эмиттерной точке (паразитной емкости разрядной шины) самым длительным будет процесс включения тока в опорные транзисторы,Включение тока происходит только после разряда паразитной емкости разрядной шины током считывания и понижении потенциапа общей эмиттернбй .точки (разрядной пины ) настолько, что падение напряжения на переходе база — эмиттер опорного транзистора достигает порогового значения отпирания этого р-и-перехода. При увеличении тока считывания время включения тока в опорный транзистор (т.е. и время выборки) уменьшается до тех пор, пока определяющим для времени задержки включения тока не станет процесо переключения потенцнапа на базах транзисторов ячеек, связанный с перезарядом емкостей словарных шин.

Таким образом, предлагаемый накопитель обладает по сравнению с известными следующим положительньи эффектом. В нем в момент переключения тока считывания в разрядные шины выбранного столбца (токовая выборка ) кратковременно на определенный заданный период включается дополнительный ток считывания, ускоряющий перезаряд паразитных емкостей разрядных шии.

7 1137537 и уменьшения падения напряжения на резисторе 15 формируется положи- тельный скачок напряжения на базе транзистора !8. Транзистор IS в данном .случае работает как эмиттерный повторитель, повышая потенциал разрядных шин и перезаряжая их паразитные емкости. Импульс тока перезаряда, протекая в коллекторе транзистора 18, формирует отрицательный им- !0 пульс напряжения на резисторе 22.

Чем больще паразитная емкость и больше длительность отрицательного импульса. Этот импульс с учетом смещения напряжения на диодах 25 и 26 поступает .иа базу транзистора 23.

Последний образует с транзисторами

19,20 эмиттерно-связанный переключатель тока и при пдступленни отрицательного импульса ток источника то- рО ка 21 переключается иэ транзистора

23 в транзисторы 19,20 выбранного разряда. Дополнительный ток переключается в транзисторы 19,20 именно выбранного разряда потому, что в р5 этом разряде на вход 12 поступает сигнал разрядной выборки ("1" ) и на базах этих транзисторов потенциап выше, чем у идентичных им транзисторов в остальных невыбранных ЗО разрядах, потенциал на базах которых соответствует "0". Добавочный ток источника тока 21 во вновь выбранном разряде на короткое время увеличивает ток считывания, задаваемый в разряднь!е шины источником тока 11.В предлагаемом накопителе предусмотрена регулировка -длительности .периода протекания дополнительного тока, которая обеспечивается цепью управ40 ления задним фронтом запускающего от1 рицательного импульса на базе транзистора ?3. После переключения тока из транзистора 23 в транзисторы 19,20 с определенной задержкой определяеЭ

45 мой постоянной времени коллекторной цепи транзистора 23, повышается напряжение на входе эмиттериого повтори. теля, образованного транзисторами

28 и 29. Данный эмиттерный повторитель повышает потенциал на базе транзистора 23 независимо от сигнала, поступающего через диоды 25 и 26. Тем самым достигается обратное переключенрсе дополнительного тока считывания источника тока 21 н транзистор

23, причем с определенной заданной задержкой. Таким образом препло1

Составитель А.Дерюгин

Редактор О.Колесникова Техреду.Коцюбняк КорректорИ.Иаксимишинец

Заказ 10534/40 Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5 филиал 16Ш "Патент", г. Ужгород, ул. Проектная, 4