Резервированное оперативное запоминающее устройство

Резервированное оперативное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители данных, адресные входы которых подключены к адресным входам накопителя корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройства, управляющие входы накопителей данных и накопителя корректирующих кодов подклвочены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ощибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляйщим входом устройства и подключен к одному из входов блока коррекции ошибок, ; входы - выходы первой группы которого являются информационными входами выходами устройства, информационнные входы-выходы накопителей данных и накопителя корректирующих кодов подключены к соответствзпощим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ощибок, отличающееся тем, что, с целью повыщения надежности, оно содержит коммутатор и формирователь управляющих кодов, вход которого подключен к второму входу блока 5 правления и является вторым управляющим входом устройства , входы и второй групп формирователя -управляющих кодов под (Л ключены соответственно к входам группы блока управления и к выходам с накопителя корректирукицих кодов, выходы формирователя управляняцих § кодов подключены к входам-выходам перг вой группы блока коррекции ощибок, входы-выходы второй группы которого подключены к входам-выходам первой 00 группы коммутатора, входы-выходы vi второй, третьей и четвертой групп ел коммутатора подключены к информаци&Q онным входам-выходам соответственно эо первого, второго и третьего накопителей данных, управляющие входы коммутатора подключена к выходам второй группы блока управления .

СОЮЗ СОВЕТСНИХ

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

4(5l С 11 С 29/00

l и

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMNTET СССР

По ДЕЛАМ ИЗОВРЕТЕНИЙ И ОТН Ытий (21) 351 5570/18-24 (22) 19. 11, 82 (46) 30. 01. 8 5. Бюл. 11у 4 (72) В. Е. Подтуркин (53) 681. 327. 6(088. 8) (56) 1. Авторское свидетельство СССР

Иу 744737, кл. G 11 С 29/00.

2. Уолл Э. Использовани контроля по коду Хемминга в микропроцессорных системах. †. "Электроника", 1979, N 24, с. 27, рис. 2. (54)(57) РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащеенакопители данных, адресные входы которых подключены к адресным входам накопителя корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройствау управляющие входы накопителей данных и накопителя корректирующих кодов подключены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ошибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляйщим входом устройства и подключен к одному . иэ входов блока коррекции ошибок, входы. — выходы первой группы которого являются информационными входами— выходами устройства, информационнные входы-выходы накопителей данных и .

„SU„„113 538 А накопителя корректирующих кодов подключены к соответствующим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов н к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ошибок, о т л и ч а— ю щ е е с я тем, что, с целью повышения надежности, оно содержит коммутатор и формирователь управляющих кодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входы перруой и второй групп PQ формировагала управлпмаих копов попключены соответственно к входам группы блока управлапиа и к выкопам накопителя корректирующих кодов, выходы формирователя управляющих Я кодов подключены к входам-выходам пер" вой группы блока коррекции ошибок, > входы-выходы второй группы которого подключены к входам-выходам первой группы коммутатора, входьгвыходы второй, третьей и четвертой групп коммутатора подключены к информацнонньк входам-выходам соответственно первого, второго и третьего . на копителей данных, управляющие входы коммутатора подключена к выходам второй группы блока управления. . В

М 11375

Изобретение относится к области цифровой вычислительной техники и может быть использовано в высоконадежных вычислительных средствах.

Известно оперативное запоминающее устройство, содержащее шифраторы; записи и считывания, первую и вторую. схемы сравнения и логический блок.

Устройство позволяет исправлять одиночные ошибки, а также локализовать 10 их источник. Исправление ошибок осуществляется при помощи корректирующе" го кода 1 11.

Недостатком устройства является невозможность исправления двукратных и многократных ошибок.

Наиболее близким по технической сущности к предлагаемому является оперативное запоминающее устройство, содержащее основной и контрольный накопители, блок контроля по коду

Хемминга, дешифратор, блок коррекции и блок регистрации ошибок, шину данных, к которой присоединены выходы блока коррекции, выходы блока регистрации ошибок, входы основного накопителя и блока контроля по коду

Хемминга, к шине адреса присоединены входы основного и контрольного накопителя, выходы которого присоединены к входам блока контроля по коду Хемминга, выходы которого присоединены к входам дешифратора и контрольного накопителя, выходы основного накопителя присоединены к входам блока контроля по коду Хем35 минга и входам блока коррекции, вторые входы которого присоединены к выходам дешифратора. Входы блока регистрации ошибоК присоединены к

40 выходам дешифратора. Устройство использует корректирующий код Хемминга и позволяет исправлять одиночные ошибки P2).

Недостатком устройства является

45 отсутствие возможности исправления ошибок с кратностью больше двух в данных, к достоверности которых предъявляются повышенные требования.

Указанный недостаток обусловлен тем, что используемый код Хемминга позво50 ляет исправлять лишь одиночные ошибки.

Цель изобретения — повышение надежности устройства.

Ноставленная цель достигается в 55 устройстве, содержащем накопители данных, адресные входы которых подключены к адресным входам накопителя

38 2 корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройства, управляющие входы накопителей данных и накопителя корректирующих кодов подключены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ошибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляющим входом устройства и подключен к одному из входов блока коррекции ошибок, входы — выходы первой группы которого являются информационными входами-выходами устройства, информационные входы — выходы накопителей данных и накопителя корректирующих кодов подключены к соответствующим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ошибок, введением коммутатора и формирователя управляющих кодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входы первой и второй группы формирователя управляющих входов подключены соответственно к входам группы блока управления и к выходам накопителя корректирующих кодов, выходы формирователя управляющих кодов подключены к входам-выходам первой группы блока коррекции ошибок, входы-выходы второй группы котордго подключены к входам-выходам первой группы коммутатора, входы-выходы второй, третьей и четвертой групп коммутатора подклкг чены к информационным входам-выходам соответственно первого, второго и третьего накопителей данных, управ" ляющие входы коммутатора подключены к выходам второй группы блока управления. . Устройство обеспечивает возможность двух режимов обращения к памяти: исправления одиночных ошибок и мажоритарный.

Режим исправления одиночных ошибок используется для хранения данных, к достоверности которых не предъявляется повышенных требований. В

3 11375 этом режиме при записи данных формируется и заносится в накопитель корректирующего кода корректирукщий код

Хемминга, а при считывании данных они контролируются и при необходимости в них исправляются одиночные ошибки °

Мажоритарный режим используется для хранения данных, к достоверности которых предъявляются повышенные тре- 16 бования. В этом режиме данные записываются одновременно в три накопителя, а при считывании коммутатор осуществляет поразрядную мажоритарную п6работку указанных данных, что обеспе" чивает исправление ошибок в случае их возникновения.

На фиг. 1 приведена, структурная схема устройства; на фиг. 2 — структурная схема блока коррекции ошибок; на фиг. 3 — структурная схема блока контроля; на фиг. 4 — функциональная схема блока управления; на- фиг. 5— структурная схема блока регистрации ошибок. 2S

Устройство (см. фиг. 1 j содержит первый 1, второй .2 и третий 3 накопители данных, накопитель корректирую" щих кодов 4, коммутатор 5, бЛок коррекции ошибок б, блок контроля 7, ЗО формирователь управляющих кодов 8, блок управления 9 и блок регистрации ошибок 10. Информационные входы-выходы устройства 11, образующие дополнительную шину данных, соединены с

35 первой группой входов-выходов блока коррекции ошибок 6 и с выходами блока регистрации ошибок 10. Младшие и два старших разряда адресных входов устройства 12 образуют соответственно первую и вторую группу входов, при этом первая группа соединена с адресными входами первого I второго 2 и третьего 3 накопителей данных, накопителя корректирующих кодов 4, а также с первой группой входов блока регистрации ошибок 10, вторая группа адресных входов 12 связана с группой входов блока управления 9, первой группой входов формирователя управля-. о

:ющих кодов 8 и с второй группой входов блока регистрации ошибок 10. Первым управляющим входом устройства является вход управления записью"считыванием 13, который соединен с первым входом блока управления 9 и входом блока коррекции ошибок 6. Вторым управляющим входом устройства явля38 4 ется вход управления режимоч 14, соединенный с вторым входом блока управления 9 и входом формирователя управляющих кодов 8, группа выходов

15 которого соединена с группой входов блока коррекции ошибок 6, вторая группа входов-выходов 16 которого соединена с первой группой входов-выходов коммутатора 5, вторая, .третья и четвертая группы входоввыходов которого соединены соответственно с первым 1, вторым 2 и третьим 3 накопителями данных, входы управления записью считыванием которых соединены с соответствующими разрядами первой группы выходов 17 блока управления 9, вторая группа выходов 18 которого соединена с группой входов управления коммутатора 5.

Первая 19, вторая 20 и третья 21 группы входов блока контроля 7 соединены соответственно с второй, третьей и четвертой группами входоввыходов коммутатора 5. Четвертая 22, группа входов блока контроля 7 сое-, динена с группой выходов накопителя корректирующих кодов 4, группа информационных входов которого соединена с группой выходов 23 блска контроля, а также с второй группой входов формирователя управляющих кодов 8 и с третьей группой входов блока регистрации ошибок 1О. При этом коммутатор 5 выполнен в виде микропроцессорной коммутационной БИС (например 583XJII) с мажоритарными функциями. Блок коррекции ошибок 6 состоит из идентичных разрядов, число которых совпадает с разрядностью информационной шины 11. Каждый разряд блока коррекции 6 (см. фиг. 2) содержит шинный формирователь 24 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25. Входвыход шинного формирователя 24 соединен с соответствующим разрядом шины 1I выход шинного формирователя 24 соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и с соответствующим разрядом первой груп-, пы входов-выходов iб коммутатора.5.

Управляющий вход шинного формирователя 24 соединен с входом управления записью-считыванием 13, а вход шинного формирователя 24 соединен с выходом элемента ИСКЛЮЧА1ОЩЕЕ ИЛИ 25, второй вход которого соединен с соответствующим разрядом группы выходов 15 формирователя управляющих кодов 8.

Блок контроля 71см. фиг. Э ) состоит

1137538 из набора сверток по модулю два 26, входы которых в соответствии с кодировкой кода Хемминга соединены с группами выходов 22 накопителя корректирующих кодов 4 и информационных входов-выходов 19 - 21 накопителей данных — 3.

Выходы 23 сверток по модулю два

26 связаны с информационными входами накопителя корректирующих кодов 4. 10

:Формирователь управляющих кодов 8 представляет собой комбинационный преобразователь кода и выполняется в виде ПЗУ. Блок управления 9 (см. фиг. 4) содержит дешифратор 2?, 15 первый, второй и третий элементы

ИЛИ 28, ПЗУ 29 и элемент И 30. Старшие разряды адресных входов ll2 соединены с информационными входами дешифратора 27, с первым и вторым 20 входами ПЗУ 29, третий вход которого соединен с первым входом элемента

И 30 и входом управления режимом 14.

Четвертый вход ПЗУ 29 соединен с входом управления записью-считывани- 25 ем 13, с вторым входом элемента

И 30 и стробирующим входом дешифратора 27, выходы которого соединены с первыми вхбдами элемента ИЛИ 28, выходы которых являются разрядами 30 группы выходов 17, связанными с накопителями данных l — 3, при этом разряд, связанный с накопителем корректирующих кодов 4, соединен с входом управления записью-считыванием 13.

Вторые входы элементов ИЛИ 28 соединены с выходом элемента И 30. Выхоцы

18 ПЗУ 29 соединены с группой входов управления коммутатора 5. Блок регистрации ошибок 10 содержит регистр . 4О кода ошибки 31, счетчик 32. регистр адреса ошибки 33 и четвертый элемент

ИЛИ 34. Выходы регистров 31, ЗЗ и счетчика 32 соединены с информационной шиной 11, а их стробирующие 4> входы соединены с выходом четвертого элемента HJIH 34, входы которого соеди- нены с информационньяи входами реги- 1 стра кода ошибки 31 и с группой вы ходов 23 блока контроля 7. Информацз "5, онные входы регистра адреса ошибки 33 соединены с группой адресных входов

12.

Устройство работает следующим об" разом.

Адреса поступают на входы адреса 12, даниые поступают и вццаются на информационную шину 11. Режимы записи или считывания задаются подачей на вход управления записью-считыванием

13 соответственно единичного и нулевогб уровня. Управление режимом резервирования осуществляется подачей на вход управления режимом 14.

При наличии на этом входе нулевого уровня устройство работает в режиме. исправления одиночных ошибок; при наличии единичного уровня устройство работает в режиме мажоритарного резервирования. В режиме исправления одиночных ошибок используется корректи.рующий код Хемминга и запись информации осуществляется следующим образом.

Младшие разряды кода адреса поступают по первой группе входов 12 на адресные входы накопителей 1 — 4. По этому адресу во всех четырех накопите лях I — 4 выбираются соответствующие ячейки памяти. Код адреса с двух старших разрядов входов 12 дешифрируется в блоке управления 9 и в виде сигнала записи на одном из разрядов выходов 17 поступает на вход записисчитывания одного из накопителей данных 1 — 3, например первого, переводя этот накопитель в режим записи.

Одновременно блок управления 9 выдает сигнал записи по соответствующему разряду выходов 17 на накопитель корректирующих кодов 4, а также формирует код управления на вторых выходах 18, по которому коммутатор 5 передает информацию, поступающую через блок коррекции ошибок 6 с информационной шины 11 на информационную шину первого накопителя 1.

Таким образом, в первый накопитель

1 записывается информация. Поскольку в зто время второй 2 и третий 3 накопители находятся я режиме считывания, на их входах-выходах находится информация, считываемая иэ выбранных ячеек памяти. Накопитель корректирующих кодов 4 находится в режиме записи и на его выходах "0". Указанные коды поступают на входы 19 †. 22 блока контроля 7. Последний формирует корректирующий код Хемминга, который с выходов 23 поступает на информационные входы накспителя корректирующих кодов 4 и записывается в нем по выбранному адресу. В режиме считывания на вход управления записью-считыванием !3 поступает нулевой уровень.

Младшие разряды адреса поступают на все четыре накопителя 1 - 4, выбирая соответствующие ячейки памяти.

7 !137

Старшие разряды кода адреса поступают на первую группу входов блока управления 9. В соответствии с этим кодом блок управления 9 формиру.ет код на второй группе выходов 18, в соответствии с которым коммутатор

5 передает информацию с входов-выходов одного иэ накопителей данных 1 — 3, например второго 2, на входы-выходы

16 блока коррекции ошибок 6. На 10 входы 19 — 21 блока контроля 7 поступают коды, извлеченные из накопителей данных — 3. На вход 22 с информационных выходов накопителя корректирующих кодов 4 поступает код

Хемминга, сформированный при записи.

Блок контроля 7 по укаэанным кодам формирует на своих выходах 23 код синдрома ошибки. Отсутствию ошибок соответствует нулевой код. Код син- 2О дрома поступает на третью группу входов блока регистрации ошибок 10.

Если код синдрома не нулевой, то блок регистрации ошибок фиксирует ошибку и запоминает код синдрома и адрес. Кроме того, код синдрома поступает на вторую группу входов формирователя управляющих кодов 8.

Помимо кода синдрома на входы форм формирователя 8 поступает код с двух о старших адресных входов 12 и нулевой уровень с входа управления режимом

14. При наличии одиночной ошибки .в данных численное значение кода синдрома при кодировании в кодах Хем-35 минга равно номеру разряда накопителя 1 — 4, в котором произошла ошибка.

Со старших разрядов входов адреса на блок формирования 8 поступает код, численно равный номеру накопителя 40 данных I — З(в данном примере второго накопителя 2), иэ которого в данный момент считывается информация. Формирователь 8 формирует на своих выходах не нулевой код, если ошибка сог- 45 ласно коду синдрома произошла в накопителе данных, адрес которого поступает со старших разрядов входов адреса, т.е. если ошибка произошла в том накопителе, иэ которого осуще- .50 ствляется в данный момент считывание.

В этом случае единичный уровень фор-. мируется на том, разряде 15, где согласно коду синдрома обнаружена

t ошибка. На вход управления блока кор- 55 рекции ошибок 6 поступает нулевой уровень, переключающий блок 6 в режим передачи информации с второй группы

538 8 входов-выходов !6 на информационную шину 11.

На вторую группу входов-выходов 16 блока 6 поступает считываемая из второго накопителя 2 информация, а на входы 15 управляющий код с формирователя 8. Информация с вторых входоввыходов 16 передается блоком 6 на шину 11. При наличии на одном из разрядов передаваемой информации ошибки блок коррекции ошибок б под управлением кода на входах 15 инвертирует ошибочную информацию в указанном разряде, чем достигается исправление ошибки.

В режиме мажоритарного резервирования кода на входе режима 14 присутствует единичный уровень, устройство работает следующим образом. В режиме записи на вход управления записьюсчитыванием 13 поступает единичный уровень, по которому блок коррекции ошибок 6 передает информацию с ин" формационной шины ll на первую группу входов-выходов коммутатора 5. Блок управления 9 формирует на вторых выходах. 18 код, переводящий коммутатор 5 в режим передачи информации с первой группы входов-выходов на первый 1, второй 2 и третий 3 накопители данных. Кроме того, блок управления 9 формирует на всех четырех раз рядах первой группы выходов 17 сигналы записи. Адрес по младшим разрядам входов поступает на адресные входы всех четырех накопителей. При этом старшие разряды кода адреса не используются.

Таким образом информация записывается одновременно в соответствующую ячейку памяти каждого из трех нако пителей данных 1 -.3. Кроме того, блоком контроля 7 формируется контрольный.код и записывается в накопитель корректирующего кода 4. В режиме считывания-код адреса с младших разрядов входов 12 поступает на адресные входы накопителей 1 — 4.

Блок управления 9 формирует код управления на выходах 18, в .соответствии с которым коммутатор 5 осущест- вляет передачу на первую группу входов-выходов 16 информации трех накопителей данных — 3.

Информация передается с поразряд. ной мажоритарной обработкой:

А* А1А2 + А1АЗ + А2АЗ, 10

538 9 ll37

/ где Аl - логическое значение информа цни, поступающей с первого накопителя 1

А2 — логическое значение информации, поступающей с второго 5 накопителя 2;

АЗ вЂ” логическое значение информации, поступающей с третьего накопителя 3.

По информации, поступающей с íà- 10 копителей данных 1 — 3 и накопителя корректирующего кода 4 блок контроля

7 формирует код синдрома, поступающий на формирователь управляющих кодов 8 и блок регистрации ошибок 10. 1S

В случай ненулевого кода синдрома / блок регистрации 10 фйксирувт ошибку.

Формирователь управляющих кодов в режиме мажоритарной обработки независимо от кода синдрома формирует 20 нулевой код управления, благодаря этому блок коррекции ошибок передает информацию с первых входов-выходов 16 коммутатора 5 на информационную шину,ll без обработки. 25

Таким образом, при работе в режиме исправления одиночных ошибок в одном цикле записи или считывания обращение происходит к одной ячейке памяти одного из накопителей данных щ

1 - 3 и к одной ячейке памяти накоФ пителя корректирующего кода 4.

При этом контрольный код формируется по данным, поступающим не только с накопителя,,в который осуществляется З запись, но и по данным, считываемым иэ двух других накопителей данных.

В режиме мажоритарного резервирования при записи и считывании обращение производится одновременно к трем 40 ячейкам памяти, но одной в калдом накопителе 1 — 3, имеющим один и тот же адрес, поступающий с младших разрядов адресных входов 12. При этом эффективная емкость памяти в режиме мажоритарного резервирования в три раза меньше, чем в режиме исправления одиночных ошибок.

Блок коррекции ошибок 6 работает ,следующим образом. Направление передачи информации задается сигналом, поступающим с входа управления записью-считыванием 13. При единичном уровне на входе 13 шинный формирова тель 24 передает информацию с соответствующего разряда информационной шины Il на соответствующий разряД второй, группы входов-выходов 16. При нулевом уровне информация передается в обратном направлении с входоввыходов 16 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и через шинный формирователь 24 на информационную шину 11.

Если на второй вход элемента ИС

КЛЮЧАЮЩЕЕ ИЛИ 25 поступает с соответствующего разряда 15 формирователя управляющих кодов 8 единичный уровень, то информация при передаче в данном разряде инвертируется. Коммутатор 5 в зависимости от кода управления, поступающего с вторых выходов 18 блока управления 9, осуществляет следующие функции: передачу информации с первой группы входов-выходов на одну из трех других групп входоввыходов; передачу информации с второй, третьей и четвертой групп входоввыходов на первую группу; передачу информации с первой группы входоввыходов на остальные трн группы входов-выходов; передачу информации с поразрядной обработкой с вторых, третьих, четвертых входов-выходов на первые входы-выходы, Блок контроля 7 работает следующим образом. Коды с групп входов

19 — 22 поступают.на свертки по модулю два 26. Каждая свертка 26 обслуживает один разряд кода синдрома.

Блок -управления 9.работает следующим образом. На входы блока 9 посту. пает двухразрядный код адреса (.старшие разряды)и сигналы о режимах: управление записью-считыванием, управление режимом. Код на двух старших разрядах входов данных 12 определяет к какому иэ трех накопителей данных осуществляется обращение. По указанным сигналам ПЗУ 29 формирует код управления на второй, группе выходов 18, которым осуществляется переключение коммутатора

5. Кроме того, блок управления 9 формирует сигналы записи на первой группе выходов 17, предназначенные для задания режима записи накопителям 1 - 4. Сигнал записи иа накопитель корректирующих кодов 4 поступает непосредственно с входа управления записью-считыванием 13.

I ..

Сигналы записи на накопители данных 1 — 3 получаются при единичном уровне на входе управления записьюсчитыванием, дешифрацией кода со старших разрядов входов адреса 12 или при одновременном наличии еди1137538

-12

11 ._#_ ничных уровней на входах 13, 14. В первом случае сигнал записи выдается на накопитель с номером, численно равным коду на старших разрядах входов адреса 12, а во втором 5 случ ае н а нак о пи те ли 1 — 3.

Блок регистрации ошибок 10 работает следующим образом. При наличии на третьих входах 23 блока 10 ненулевого кода синдрома элемент ИЛИ 34 формирует стробирующий импульс, по которому в регистр кода ошибки 31 заносится код синдрома в регистр адр»са ошибки 33, с входов адреса 12 заносится текущий адрес, а содержимое 15 счетчика 32 увеличивается на единицу.

Таким образом, после обнаружения очередной ошибки в счетчике 32 зафиксировано число ошибок, в регистре адреса ошибки 33 фиксируется адрес 20 последней ошибки, а в регистре кода ошибки синдрома последней ошибки.

Данные об ошибках выдаются по информационной шине 11 °

Использование изобретения позволя-25 ет повысить надежность устройства путем избирательного резервирования памяти. При этом для хранения рабочих данных, к достоверности которых не предъявляется повышенных требований, используется режим исправления одиночных ошибок. В этом случае используется все поле памяти. Для хранения

1 данных, к достоверности которых предъявляются повышенные требования, используется режим мажоритарного резервирования. К таким данным относятся, например, данные, позволяющие перезапустить задание при обнаружении сбойных ситуаций, а также данные, . искажение которых может повлечь катастрофические отказы. В этом режиме каждое слово данных занимает три ячейки памяти, однако этот режим позволяет добиться существенно большей надежности, поскольку позволяет исправлять ошибки любой кратности, за исключением ошибок, возникающих в одноименных разрядах различных слов данных.

Таким образом, в одном запоминающем устройстве хранятся данные с различной степенью надежности и соотношение их объемов может произвольно изменяться.

1137538

1137538

Составитель В. Шустенко

Редактор О. Колесникова Техред Л.Коцюбняк Корректор С. Черни

Заказ 10534/40 Тира к 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4