Устройство для преобразования графической информации

Устройство для преобразования графической информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ , содержащее блок управления, первый выход которого является первым выходом устройства, а второй выход подключен к входу блока памяти, выход которого соединен с информационным входом первого регистра , управляющий вход которого подключен к третьему выходу блока управления, а выход является вторым выходом устройства, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства, оно содержит блок задания режима работы, первый вход: которого является информаци онным входом устройства, второй и третий входы - входами признаков устройства, четвертый вход - тактовым входом устройства, а пятый вход соединен с первым входом блока управления и является входом начальной установки устройства, группу последовательно соединенных коммутаторов, первый вход первого из которых подключен к первому выходу блока задания режима работы, второй выход которого является третьим выходом устройства, а третий выход соединен с вторым входом блока управления и является четвертым выходом устройства, блоки декодирования, первые входы которых подключены к четвертому выходу блока задания режима работы, пятый выход и щестой вход которого соединены с третьим входом и четвертым выходом блока управления соответственно , и дополнительный коммутатор , входы которого подключены к первым выходам блоков декодирования, вторые выходы которых соединены с входами группы блока управления, четвертый вход которого подключен к седьмому входу блока задания режима работы, одному из выходов дополнительного коммутатора и является пятым выходом устройства, остальные выходы дополнительного коммутатора соединены с первыми входами соответствующих коммутаторов группы и с вторыми входами блоков декодирования, кроме последнего и предпостеднего , второй вход которого подключен к первому входу одного из коммутаторов группы и первому выходу последнего блока декодирования, второй вход последнего блоi ка декодирования соединен с выходом одного из коммутаторов группы, а третий вход (Л каждого блока декодирования, кроме первого , подключен к второму входу соответствующего коммутатора группы и третьему вь1ходу предыдущего блока декодирования; третий выход последнего блока декодирования соединен с вторым входом первого коммутатора группы, выход которого подключен к пятому входу блока управления, шестой вход которого является сигнальным входом устройства, четвертые выходы блоков декодирования соединены с входами группы блока задания режима работы, шестой вы00 ход которого подключен к третьему входу первого блока декодирования, а четвертые входы блоков декодирования, кроме последнего , соединены с выходами соответствующих коммутаторов группы. 2. Устройство по п. 1, отличающееся тем, что блок задания режима работы содержит группу элементов И, выходы которых являются первыми, третьим, пятым и-шестым выходами блока, а первые входы подключены к выходам первого триггера, один из входов которого соединен с выходом первого элемента ИЛИ, а другой - с первым входом второго элемента ИЛИ непосред

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

4(59 G 09 G 1 14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3482847124-24 (22) 09.08.82 (46) 15.02.85. Бюл. ¹ 6 (72) Б. И. Сергеев, A. В. Королев, С. М. Ле,бедев, Л. С. Сорока, 1О. М. Гончаров и С. Ф. Теслюк (53) 621.327.11 (088.8) (56) 1. Друзин Я. В. и Коганер С. Э. Телевизионные системы отображения информации. Л., «Энергия», 1975, с. 78.

2. Авторское свидетельство СССР № 732941, кл. G 09 G 1/14, 1980 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ГРАФИ 1ЕСКОЙ ИНФОРМАЦИИ, содержащее блок управления, первый выход которого является первым выходом устройства, а второй выход подключен к входу блока памяти, выход которого соединен с информационным входом первого регистра, управляющий вход которого подключен к третьему выходу блока управления, а выход является вторым выходом устройства, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства, оно содержит блок задания режима работы, первый вход которого является информационным входом устройства, второй и третий входы — входами признаков устройства, четвертый вход — тактовым входом устройства, а пятый вход соединен с первым входом блока управления и является входом начальной установки устройства, группу последовательно соединенных коммутаторов, первый вход первого из которых подключен к первому выходу блока задания режима работы, второй выход которого является третьим выходом устройства, а третий выход соединен с вторым входом блока управления и является четвертым выходом устройства, блоки декодирования, первые входы которых подключены к четвертому выходу блока задания режима работы, пятый выход и шестой вход которого соединены с третьим входом и четвертым выходом блока управления со„„SU„„1140148 A ответственно, и дополнительный коммутатор, входы которого подключены к первым выходам блоков декодирования, вторые выходы которых соединены с входами группы блока управления, четвертый вход которого подключен к седьмому входу блока задания режима работы, одному из выходов дополнительного коммутатора и является пятым выходом устройства, остальные выходы дополнительного коммутатора соединены с первыми входами соответствующих коммутаторов группы и с вторыми входами блоков декодирования, кроме последнего и предпоследнего. второй вход которого подключен к первому входу одного из коммутаторов группы и первому выходу последнего блока декодирования, второй вход последнего блока декодирования соединен с выходом одного из коммутаторов группы, а третий вход каждого блока декодирования, кроме первого, подключен к второму входу соответствующего коммутатора группы и третьему выходу предыдущего блока декодирования; третий выход последнего блока декодирования соединен с вторым входом первого коммутатора группы, выход которого подключен к пятому входу блока управления, шестой . вход которого является сигнальным входом устройства, четвертые выходы блоков декодирования соединены с входами группы блока задайия режима работы, шестой выход которого подключен к третьему входу первого блока декодирования, а четвертые. входы блоков декодирования, кроме последнего, соединены с выходами соответствующих коммутаторов группы.

2. Устройство по и. 1, отличающееся тем, что блок задания режима работы содержит группу элементов И, выходы которых являются первыми, третьим, пятым и - шестым выходами блока, а первые входы подключены к выходам первого триггера, один из входов которого соединен с выходом первого элемента ИЛИ, а другой — с первым входом второго элемента ИЛИ непосред!

140148 ственно и с выходом первого элемента И через первый элемент задержки, первый вход первого элемента И подключен к первым входам первого элемента ИЛИ и второго элемента И и является шестым входом блока, а второй вход — к одному из выходов второго триггера, другой вход которого соединен с первыми входами третьего, четвертого и пятого элементов И, один из входов второго триггера является третьим входом блока, а другой вход подключен к выходу второго элемента ИЛИ, второй вход которого соединен с первыми входами третьего, четвертого и пятого и вторым входом первого элементов ИЛИ и является пятым входом блока, вторые входь. Tl)(тье. о, четвертого и пятого элемент ч И,. 1И явл яютс» седьмым входом блока, :-. выход трегьего элемента ИЛИ подключен к одному из входов третьего триггера, дру:ой вход которого соединен с выходом шестого iëåìåíòà ИЛИ, первый вход шестого элемента ИЛИ подключен к выходу пятого элемента И, а второй вход — к второму входу соответствующего элемента И группы и выходу шестого элемента И, второй вход которого соединен с первым входом седьмого элемен" à ИЛИ и выходом второго элемента И, второй вход которого подключен к первому входу седьмого элемента И и к выходу четвертого триггера, один из входов четвертого триггера соединен с первым входом восьмого элемента И и является вторым входом блока, а другой вход — с одним из входов пятого триггера и выходом четвертого элемента ИЛИ, третий вход которого подключен к первому входу пятого элемента И непосредственно, а к выходу первого счетчика — через второй элемент задержки, первый вход первого счетчика соединен с первым входом второго регистра и выходом пятого элемента ИЛИ, а второй вход — с вторым входом второго регистра и выходом восьмого элемента ИЛИ, первый вход которого подключен к выходу девятого элемента И, один из входов которого . соединен с выходом десятого элемента И и является четвертым выходом блока, а другие входы являются входом группы блока, третий вход второго регистра является первым входом блока, а выход подключен к вторым входам соответствующих элементов И группы, второй вход восьмого элемента ИЛИ соединен с выходом одного из элементов И группы, а первый вход десятого элемента И подключен к первому входу одиннадцатого элемента И и является четвертым входом блока, второй вход десятого элемента И соединен с одним из выходов первого триггера, а третий вход — с выходом четвертого элемента И, второй вход которого подключен к одному из выходов пятого триггера, другой выход которого является вторым выходом блока, а другой вход соединен с выходом седьмого элемента ИЛИ, второй вход которого подключен к выходу седьмого элемента И, второй вход седьмого элемента И соединен с одним из выходов третьего триггера, другой выход которого подключен к второму входу соответствующего элемента И группы и второму входу одиннадцатого элемента И, выход которого соединен с вторыми входами соответствующих элементов И группы, третий вход седьмого элемента ИЛИ подключен к третьему входу третьего элемента ИЛИ и выходу восьмого элемента И, второй вход которого соединен с вторым входом пятого элемента И и одним из выходов первого триггера, а четвертый вход третьего элемента ИЛИ подключен к выходу третьего элемента И, второй вход которого соединен с первым входом первого элемента И.

3. Устройство по и. 1, отличающееся тем, что блок управления содержит девятый элемент ИЛИ, входы которого являются групповым и третьим входами блока, а выход подключен к первым входам двенадцатого и тринадцатого элементов И и входу второго счетчика, первый выход которого соединен с первым входом четырнадцатого элемента И, а второй выход — с первыми входами пятнадцатого и шестнадцатого элементов И, второй вход шестнадцатого элемента И подключен к второму входу двенадцатого элемента И и выходу шестого трип ера, один из входов которого через третий элемент задержки соединен с выходом шестнадцатого элемента И, а другой вход — с выходом десятого элемснта ИЛИ, входы которого подключены к соответствующим входам девятого и одиннадцатого элементов ИЛИ, входы одиннадцатого элемента ИЛИ являются третьим, пятым и шестым входами блока, а выход соединен с первым входом третьего регистра, второй вход которого подключен к выходу двенадцатого элемента ИЛИ, входы которого соединены с выходами двенадцатого и тринадцатого элементов И, второй вход которого подключен к одному из выходов седьмого триггера, входы которого являются шестым входом блока, второй вход четырнадцатого элемента И соединен с первым входом семнадцатого элемента И и одним из входов девятого элемента ИЛИ, а выход — с первым входом тринадцатого элемента ИЛИ непосредственно и с одним из входов восьмого триггера — через четвертый элемент задержки, другой вход восьмого триггера подключен к первому входу третьего счетчика и выходу четырнадцатого элемента ИЛИ, первый вход которого является четвертым входом блока, а второй вход соединен через пятый элемент задержки с выходом четверто1140148

35 го счетчика, последовательно соединенного с пятым счетчиком; выходы четвертого и пятого счетчиков являются первым выходом блока, а выход четвертого счетчика подключен к входу шестого элемента задержки, выход которого является четвертым выходом блока, вход пятого счетчика соединен с выходом пятнадцатого элемента ИЛИ, первый вход которого подключен к одному из входов десятого элемента ИЛИ, а второй вход — .к выходу семнадцатого элемента И, второй вход которого соединен с выходом восьмого триггера, второй вход третье1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах ввода-вывода ЭВМ, автоматизированных системах управления и системах отображения информации. Известно устройство вывода графиков для неоднозначных функций, содержащее последовательно соединенные счетчик адреса, оперативное ЗУ, регистр и формирователь (1) .

Недостатком устройства является большая избыточность принимаемых и отображаемых в рецепторном коде графических изображений, а следовательно, большое избыточное время загрузки информационных магистралей под пересылку графической информации, большой избыточный требуемый объем внешней памяти для хранения графической" информации в рецепторном коде и большое избыточное время приема графи-. ческой информации.

Наиболее близким по технической сущности к изобретению является устройство для преобразования графической информации, содержащее первый регистр, выход которого подключен к модулятору ЭЛТ, а второй вход соединен с выходом первого блока памяти, вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом второго регистра, второй вход которого соединен с выходом второго блока памяти, вход которого соединен с выходом второго элемента И, первый вход которого соединен с выходом третьего регистра, второй вход которого соединен с выходом третьего блока памяти, выход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом четвертого регистра, вход которого соединен с вторым входом третьего элемента И го счетчика через седьмой элемент задержки подключен к выходу тринадцатого элемента ИЛИ, второй вход которого соединен с выходом пятнадцатого элемента И, второй вход которого подключен к выходу элемента НЕ, вход которого является вторым входом блока, выходы четвертого и пятого элементов задержки и семнадцатого элемента И являются третьим выходом блока, а другой выход седьмого триггера, выходы третьего регистра, третьего счетчика, третьего элемента задержки и четырнадцатого элемента И являются вторым выходом блока. и выходом третьего счетчика, вход которого соединен с первым входом третьего регистра, вторым входом второго элемента И и выходом второго счетчика, вход которого соединен с первым входом второго регистра, вторым входом первого элемента И и выходом первого счетчика, вход которого соединен с первым входом первого регистра и выходом генератора импульсов. В данном устройстве

10 информация о графическом изображении предварительно полностью записывается во все три блока памяти и регистр четвертый в «сжатом» с помощью трехкаскадного одномерного самоадаптирующего блочного кодирования виде. Затем с началом развертки графическая информация декодируется в рецепторную матрицу, которая по ходу растровой развертки подается на модулятор ЭЛТ. При этом коэффициент сжатия, а следовательно, выигрыш в объеме внешней памяти для хранения графической инфор20 мации и времени загрузки информационных магистралей в среднем составляет не менее

60О/ц от теоретического максимально возможного коэффициента сжатия графических изображений (2) .

Недостатки известного устройства следующие. Сложность, обусловленная необходимостью использования в самом устройстве большого избыточного объема памяти для хранения графической информации, так как для осуществления возможности отображения абсолютно любой графической информации с вероятностью равной единице необходимо, чтобы объем первого блока памяти был равен объему информационного рельефа экрана (например; для отображения изображения, в котором единицы и нули, соответствующие черным и белым элементам разложения изображения, сле11401 дуют поочередно друг за другом, или для отображения изображения, состоящего из одних единиц) . Таким образом, в результате получается проигрыш в объеме памяти даже по сравнению с обычным полнографическим дисплеем с рецепторным методом кодирования графической информации на величину объема памяти, равного сумме объемов памяти второго, третьего блоков памяти и четвертого регистра. Данный недостаток обусловлен тем, что устройство не >0 позволяет декодировать и преобразовывать в рецепторный код «сжатую» графическую информацию по мере поступления в устройство. Ограниченные функциональные возможности, поскольку в устройстве отсутствует возможность ввода в устройство с целью вывода из него в дальнейшем «несжатой» графической информации в рецепторном коде, что ограничивает область его применения

Кроме того, поскольку декодирование графической информации и соответственно по- 20 явление рецепторной матрицы графического изображения на выходе устройства происходит только в процессе отображения, то это не позволяет технически осуществлять редактирование графической информации с помощью светого пера. Неоптимальное с точки зрения получения максимального коэффициента сжатия кодирование «сжатой» графической информации, записываемой в устройстве, т.е. определенная степень избыточности необходимой для записи в устройство «сжатой» графической информации, а следовательно, также избыточность внешней памяти для хранения графической информации и времени загрузки информационных магистралей под пересылку графической информации. Наиболее оптимальным с точ- 35 ки зрения достижения максимального «сжатия» графической информации является многокаскадное блочное кодирование с учетверением в каждом следующем звене (объеме кодируемой графической информации) 40 количества кодируемой графической информации. Поэтому более оптимальным с точки зрения максимального «сжатия» для объема графической информации, равного объему информационного рельефа экрана ЭЛТ, яв- ляется не трехкаскадное одномерное само- 45 адаптирующееся блочное кодирование, примененное в прототипе, а шестикаскадное самоадаптирующееся одномерное блочное кодирование, при котором достигаемый коэффициент сжатия составляет порядка 80—

90% от теоретического максимально возможного коэффициента сжатия.

Цель изобретения — повышение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что устройство для преобразования графической информации, содержащее блок управления, 48

4 первый выход которого является первым выходом устройства, а второй выход подключен к входу блока памяти, выход которого соединен с информационным входом первого регистра, управляющий вход которого подключен к третьему выходу блока управления, а выход является вторым выходом устройства, содержит блок задания режима работы, первый вход которого является информационным входом устройства, второй и третий входы — входами признаков устройства, четвертый вход — тактовым входом устройства, а пятый вход соединен с первым входом блока управления и является входом начальной установки устройства, группу последовательно соединенных коммутаторов, первый вход первого из которых подключен к первому выходу блока задания режима работы, второй выход которого является третьим выходом устройства, а третий выход соединен с вторым входом блока управления и является четвертым выходом устройства, блоки декодирования, первые входы которых подключены к четвертому выходу блока задания режима работы, пятый выход и шестой вход которого соединены с третьим входом и четвертым выходом блока управления соответственно, и дополнительный коммутатор, входы которого подключены к первым выходам блоков декодирования, вторые выходы которых соединены с входами группы блока управления, четвертый вход которого подключен к седьмому входу блока задания режима работы, одному из выходов дополнительного коммутатора и является пятым выходом устройства, остальные выходы дополнительного коммутатора соединены с первыми входами соответствующих коммутаторов группы и с вторыми входами блоков декодирования, кроме последнего и предпоследнего, второй вход которого подключен к первому входу одного из коммутаторов группы и первому выходу последнего блока декодирования, второй вход последнего блока декодирования соединен с выходом одного из коммутаторов группы, а третий вход каждого блока декодирования, кроме первого, подключен к второму входу соответствующего коммутатора группы и третьему выходу предыдущего блока декодирования, третий выход последнего блока декодирования соединен с вторым входом первого коммутатора группы, выход которого подключен к пятому входу блока управления, шестой вход которого является сигнальным входом устройства, четвертые выходы блоков декодирования соединены с входами группы блока задания режима работы, шестой выход которого подключен к третьему входу первого блока декодирования, а четвертые входы блоков декодирования, кроме последнего, соединены с выходами соответствующих коммутаторов группы.

1140148

6 тым входом блока, второй вход десятого элемента И соединен с одним из выходов первого триггера. а третий вход — с выходом четвертого элемента И, второй вход которого подключен к одному из выходов пятого триггера, другой вь .ход которого является вторым выходом блока, а другой вход соединен с выходом седьмого элемента ИЛИ, второй вход которого подключен к выходу седьмого элемента И, второй вход седьмого эле5

Блок задания режима работы содержит группу элементов И, выходы которых являются первым, третьим, пятым и шестым выходами блока, а первые входы подключены к выходам первого триггера, один из входов которого соединен с выходом первого элемента ИЛИ, а другой — с первым входом второго элемента ИЛИ непосредственно и с выходом первого элемента И через первый элемент задержки, первый вход первого элемента И подключены к первым входам первого элемента ИЛИ и второго элемента И и является шестым входом блока, а второй вход — к одному из выходов второго триггера, другой вход которого соединен с первыми входами третьего, четвертого и пятого элементов И, один из входов второго триггера является третьим Входом блока, а другой вход подключен к Bb!ходу второго элемента ИЛИ, второй вход которого соединен с первыми входами третьего, четвертого и пятого и вторым входом первого элементов ИЛИ и является пятым входом блока, вторые входы третьего. четвертого и пятого элементов ИЛИ являются седьмым входом блока, а выход третьего элемента ИЛИ подключен к одному из входов третьего триггера, другой вход которого соединен с выходом шестого элемента ИЛИ, гервый вход шестого элемента ИЛИ подключен к выходу пятого элемента И, а второй вход— к второму входу соответствующего элемента И группы и выходу шестого элемента И, второй вход которого соединен с первым входом седьмого элемента ИЛИ и выходом второго элемента И, второй вход которого подключен к первому входу седьмого элемента И и к выходу четвертого триггера, один из входов четвертого триггера соединен с первым входом восьмого элемента И и является вторым входом блока, а другой вход — с одним из входов пятого триггера и выходом, четвертого элемента ИЛИ, третий вход которого подключен к первому входу пятого элемента И непосредственно, а к выходу первого счетчика — через второй элемент задержки, первый вход первого счетчика соединен с первым входом второго регистра и выходом пятого элемента ИЛИ, а второй вход — с вторым входом второго регистра и выходом восьмого элемента ИЛИ, первый вход которого подключен к выходу девятого элемента И, один из входов которого соединен с выходом десятого элемента И и является четвертым выходом блока, а другие входы являются входом группы блока, третий вход второго регистра является первым входом блока, а выход подключен к вторым входам соответствующих элементов

И группы, второй вход восьмого элемента.

ИЛИ соединен с выходом одного из элементов И группы, а первый вход десятого элемента И подключен к первому входу одиннадцатого элемента И и является четвер>О мента И соединен с одним из выходов треть

et.o триггера, другой выход которого подключен к второму входу соответствующего элемента И группы и второму входу одиннадцатого элемента И, выход которого соединен с вторыми входами соответствующих элементов И группы, третий вход седьмого элемента ИЛИ подключен к третьему входу третьего элемента ИЛИ и выходу восьмого элемента И, второй вход которого соединен с вторым входом пятого элемента И и од 0 ним из выходов первого триггера, а четвертый вход третьего элемента ИЛИ подключен к выходу третьего элемента И, второй вход которого соединен с первым входом первого элемента И.

Блок упраьления содержит девятый элемент ИЛИ, входы которого являются групповым и третьим входами блока, а выход подключен к рервым входам двенадцатого и тринадцатого элементов И и входу второго счетчика, первый выход которого соединен с первым входом четырнадцатого элемента

И, а второй выход — с первыми входами пятнадцатого и шестнадцатого элементов И, второй вход шестнадцатого элемента И подключен к второму входу двенадцатого элемента И и выходу шестого триггера, один из входов которого через третий элемент задержки соединен с выходом шестнадцатого элемента И, " другой вход — с выходом десятого элемента ИЛИ, входы которого подключены к соответствующим входам девятого и одиннадцатого элементов ИЛИ, входы одиннадцатого элемента ИЛИ являются третьим, пятым и шестым входами блока, а выход соединен с первым входом третьего регистра, второй вход которого подключен к выходу двенадцатого элемента ИЛИ, выхо45 ды которого соединены с выходами двенадцатого и тринадцатого элементов И, второй вход которого подключен к одному из выходов седьмого триггера, входы которого мента ИЛИ, первый вход которого является являются шестым входом блока, второй вход четырнадцатого элемента И соединен с первым входом семнадцатого элемента И и одним из входов девятого элемента ИЛИ, а выход — с первым входом тринадцатого элемента ИЛИ непосредственно и с одним из входов восьмого триггера — через четвертый элемент задержки, другой вход восьмо55 го триггера подключен к первому входу третьего счетчика и выходу четырнадцатого эле1!40148

Методика самоадаптирующегося блочного кодирования состоит в следующем. С»ачала изображение разбивается на большие блоки, называемые исходными, которые кодируются один за другим. Если все элементы изображения в данном блоке белые, то он кодируется одним префиксом «О». В остальных случаях блоку приписывается префикс

«1», после чего блок подразделяется на несколько субблоков. Каждый из субблоков подвергается такой же процедуре, что и ис50

7 четвертым входом блока, а второй вход соединеH через пятый элемент задержки с выходом четвертого счетчика, последовательно соединенного с пятым счетчиком, выходы четвертого и пятого счетчиков являются первым выходом блока, а выход четвертого счетчика подключен к входу шестого элемента задержки, выход которого является четвертым выходом блока, вход пятого счетчика соединен с выходом пятнадцатого элемента

ИЛИ, первый вход которого подключен к одному из входов десятого элемента ИЛИ, а второй вход — к выходу семнадцатого элемента И, второй вход которого соединен с выходом восьмого триггера, второй вход третьего счетчика через седьмой элемент задержки подкаючен к выходу тринадцатого элемента ИЛИ, второй вход которого соединен с выходом пятнадцатого элемента И, второй вход которого подключен к выходу элемента НЕ, вход которого является вторымвходом блока, выходы четвертого и пятого элементов задержки и семнадцатого элемента И являются третьим выходом блока, а другой выход седьмого триггера, выходы третьего регистра, третьего счетчика, третьего элемента задержки и четырнадцатого элемента И являются вторым выходом блока.

Устройство позволяет принимать, декодировать и записывать в ЗУ регенерации а затем отображать как «сжатую» с помощью шестикаскадного самоадаптирующегося одномерного блочного кода, так и «несжатую» графическую информацию в виде рецептор30 ной матрицы изображения. Под рецепторной матрицей подразумевается матрица, число разрядов которой равно информационной емкости экрана ЭЛТ (числу элементов разложения в строке, помноженному на число строк, задействованных для отображения).

Наличие черного элемента в определенном месте экрана соответствует записи в соответствующем разряде рецепторной матрицы единицы, запись же нуля соответствует белому фону на экране. В устройстве принят стандартный телевизионный метод отображения с чересстрочной разверткой. Частота регенерации полукадров 50 Гц. Во избежание чересстрочных мельканий, утомляющих оператора, информация в четном и нечетном полукадрах одинакова.

8 ходный блок, до тех пор, пока в конечном счете не получается элементарный субблок, который кодируется с помощью обычного префиксного блочного кода. Такая методика эквивалента указанному иерархическому разбиению на блоки и относительно проста, поскольку на каждом этапе требуется лишь, выявлять блоки, состоящие из одних белых (фоновых) элементов. С целью упрощения в устройстве принята следующая иерархия разбиения рецепторной матрицы изображения на блоки следуюгцих размеров. 288 строк разбиваются на 18 групп по 16 строк. Каждая из 18 групп разбивается на 4 подгруппы по 4 строки, которые в свою очередь разбиваются на 4 подгруппы по 1 строке в подгруппе. Каждая строка разбивается на 7 подгрупп по 64 элемента разложения изображения. В свою очередь каждая подгруппа из 64 элементов разбивается на 4 подгруппы по 16 элементов, которые в свою очередь разбиты на 4 подгруппы по 4 элемента разложения изображения в каждой.

Кодирование происходит следующим образом.

Вначале анализируется первая из 18 групп по 16 строк. Если она состоит из одного фона, т.е. одних нулей, то кодируется одной цифрой — префиксом «0» и происходит переход к анализу следующей второй группы из 16 строк. Если и во второй группе отсутствует информация, то записывается второй

«О» и происходит переход к анализу третьей группы из 16 строк. Допустим в 3-й группе есть информация. В этом случае записывается префикс «i » и начинается анализ каждой из 4 подгрупп по 4 строки в этой 3-й группе. Если первые 3 подгруппы состоят из нулей, а в четвертой подгруппе есть информация, то записывается три нуля, а затем префикс «!», и происходит переход к анализу 4 подгрупп по 1 строке в каждой, составляющих 4-ю подгруппу из 4 строк и т д.

В конце происходит переход к анализу подгрупп по 4 элемента разложения в каждой и в случае, если в подгруппе одни нули, то она кодируется одним разрядом, префиксом

«О», а если в подгруппе есть информация, то она кодируется префиксом «1», после чего записываются в рецепторном коде все

4 анализируемые разряда, соответствующие

4 элементам разложения информационного рельефа экрана.

Таким образом, в процессе кодирования кодируются одним разрядом «О» и исключаются из рассмотрения блоки, не содержащие информации, вначале размером, соответствующим 16 строкам по 448 элементов разложения, затем 4 строкам по 448 элементов, затем строке по 448 элементов, затем

64 элементам, затем 16 элементам и наконец 4 элементам разложения изображения.

1 140148 той» графической информации всего лишь регистр на 8 разрядов, в то время как для той же цели в прототипе используются три блока памяти и четвертый регистр. Требуемый объем памяти для декодированной графической информации (рецепторной матри30 цы) равен информационной емкости экрана т.е. объему памяти полнографических дисплеев и, следовательно, меньше, чем в прототипе, на величину суммарного объема вто-З5 рого, третьего блоков памяти и четвертого регистра. Коэффициент сжатия графической информации, .декодируемой устройством, больше, чем в прототипе, и для типичных графических изображений составляет 80—

90О/О от теоретического максимально возмож-40 ного коэффициента сжатия, т.е. избыточность декодируемой графической информации значительно меньше, чем в прототипе.

Повышение коэффициента сжатия графической информации позволяет сократить 45 время загрузки внешних информационных магистралей под пересылку «сжатой» графической информации, уменьшить объем внешней памяти для хранения «сжатой» графической информации и время приема

«сжатой» графической информации устройством. Кроме того, устройство позволяет принимать по байтам, отображать и при необходимости редактировать с помощью светового пера как сжатую с помощью самоадаптирующегося блочного кода, так и

«несжатую» графическую информацию в виде рецепторного кода.

9

Предлагаемое устройство производит обратное преобразование графической информации из «сжатой» формы в рецепторную матрицу, соответствующую информационному рельефу экрана. Затем декодированная графическая информация записывается в ЗУ хранения информационного рельефа графического изображения. Кроме того, предлагаемое устройство при наличии соответствующего управляющего сигнала может пропускать и записывать в ЗУ регенерации «не- 10 сжатую» графическую информацию в виде рецепторной матрицы. Устройство, таким образом, позволяет декодировать «сжатую» с помощью шестикаскадного самоадаптирующегося одномерного блочного кода графическую информацию по мере ее поступле15 ния (побайтно) в рецепторную матрицу графического изображения и записывать эту рецепторную матрицу графического изображения в ЗУ регенерации для отображения и при необходимости редактирования с помощью светового пера. При этом возможно декодирование абсолютно любых графических изображений, а поскольку декодирование осуществляется по мере поступления

«сжатой» графической информации, то в самом узле декодирования используется для временного хранения поступающей «сжа10

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — функциональная схема блока задания режима работы; на фиг. 3 — функциональная схема блока управления.

Устройство содержит блок задания режима работы 1, коммутаторы 2, блоки декодирования 3, дополнительный коммутатор 4, блок управления 5, блок памяти 6, первый регистр 7, второй регистр 8, группу элементов И 9, первый элемент И 10, первый элемент задержки 11, первый триггер 12, второй триггер 13, первый элемент ИЛИ 14, второй элемент ИЛИ 15, третий элемент

ИЛИ 16, третий триггер 17, второй элемент

И 18, третий элемент И 19, четвертый элемент И 20, пятый элемент И 21, четвертый элемент ИЛИ 22, пятый элемент ИЛИ 23, шестой элемент ИЛИ 24, четвертый триггер 25, пятый триггер 26, шестой элемент

И 27, седьмой элемент И 28, восьмой элемент И 29, седьмой элемент ИЛИ 30, восьмой элемент ИЛИ 31, второй элемент задержки 32, первый счетчик 33, девятый элемент

И 34, десятый элемент И 35, одиннадцатый элемент И 36, девятый элемент ИЛИ 37, десятый элемент ИЛИ 38, одиннадцатый элемент ИЛИ 39, шестой триггер 40, седьмой триггер 41, двенадцатый элемент И 42, тринадцатый элемент И 43, двенадцатый элемент ИЛИ 44, третий регистр 45, второй счетчик 46, четырнадцатый элемент И

47, пятнадцатый элемент И 48, шестнадцатый элемент И 49, третий элемент задержки 50, третий счетчик 51, тринадцатый элемент ИЛИ 52, четырнадцатый элемент

ИЛИ 53, четвертый элемент задержки 54, пятый элемент задержки 55, шестой элемент задержки 56, седьмой элемент.задержки 57, четвертый счетчик 58, пятый счетчик 59, пятнадцатый элемент ИЛИ 60, семнадцатый элемент И 61, восьмой триггер 62 и элемент НЕ 63.

Устройство работает следующим образом.

Блок 1 задания режима работы предназначен для приема в параллельном коде очередного байта графической информации, выдачи этого байта в последовательном коде в зависимости от управляющих сигналов на входе блока, только на вход блока управления 8 (информация не закодирована рецепторным кодом и представлена в виде рецепторной матрицы) либо через коммутаторы 2 на блоки декодирования 3 и блок управления 8. По окончании декодирования и записи рецепторной матрицы графического изображения в блок памяти 6 и