Стабилизированный преобразователь напряжения с защитой

Стабилизированный преобразователь напряжения с защитой

Иллюстрации

Показать все

Реферат

 

СТАБИЖЗИРОВАИШЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С ЗАЩИТОЙ, содержа1ций генератор тактовых импульсов , подключенный к входу счетного триггера и одному их входов широтноюшульсного модулятора, другой вход которого через узел обратной связи подключен к выходной клемме и выходу выпрямителя с филь-Грюм, входом подсоединенного к выходу усилителя мощности, управляющие входы которого под шючены к выходам двух логических элементов И, при этом первые входы последних подключены к парафаэньм выходам счетного триггера, вторые объединенlOite входы подключены к выходу широтно-ютульсного модулятора , а третьи объединенные входа подсоединены к выходу блока зав(иты, включающего в себя элемент ШШ-НЕ, форьтрователи импульсов перегрузки и перенапряжения, основной узел повторного включения, выполненш) на двухвходовых элементах И и ИЛИ, причем выхо элемента И подключен к первому входу элемента ИЛИ, узел логической памяти, выполненный на двухвходовых элементах И и ИЛИ, причем выход элемента И подключен к первому входу элемента ИЛИ, выход которого подсоединен к его второму входу, узел логической задержки, выполненный на диоде, времязадающей интегрирующей цепи и элементе НЕ, причем первый вывод диода через времязадающую интегрирукицую цепь подсоединен к входу элемента НЕ, и перв5Ш интегрирующзто цепь, причем выход элемента ИЛИ-НЕ подкл1эчен к выходу блока заяциты, вход формирователя импульсов перегрузки подключен к выходу датчика перегрузки выпрямителя с фильтром, вход формирователя .импульсов перенапряжения соединен с выходной клеммой, а его выход через первую интегрирующую цепь подсоединен к второму входу элемента ШШ основного узла повторного включения, выход указанного элемента ИЛИ подклю-. чен к первому входу элемента ИЛИ-НЕ и первому входу элемента И этого же узла, второй вход элемента И подклю чен к выходу элемента НЕ узла логи: :0 ческой задержки, выход элемента ИЛИ узла логической памяти подключен к второму входу элемента ИЛИ-НЕ, о тличающийся тем, что, с целью повышения функциональной надежности , в него введены диод, вторая интегрирующая цепь, двухвходовой элемент И и дополнительный узел« повторирго включения, выполненный на трехвходовом элементе И1Ш и двухвходовом элементе И, причем выход элемента ИЛИ подключен к первому входу элемента И, выходом подключенного к первому входу

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (l I) gyi) С 05 F 1/569

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПМЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3667546/24-07 (22) 11 ° 11. 83 (46) 23.02.85. Бюл. В 7 (72) Р.А. Тагиев, И. В. Белубеков и С.В.Мкртычев (71) Научно-производственное объединение космических исследований при

АН Азербайджанской ССР (S3) 621. 316. 7? 2. 1(088. 8) (56) 1 Авторское свидетельство СССР

В 957380, кл. Н 02 М 3/335, 1980.

2. Авторское свидетельство СССР по заявке N. 3319377/24-07, кл, Н 02 М 3/335, 1 981. (54)(57) СТАБИЛИЗИРОВАННЫЙ ПРЕОБРАЗОВАТЕЛЬ НАЛРЯЖЕНИЯ С ЗАЩИТОЙ, содержащий генератор тактовьж импуль; сов, подключенный к входу счетного

, триггера и одному их входов широтно; импульсного модулятора, другой вход которого через узел обратной связи .подключен к выходной клемме и выходу вынрямиталя с фильтром, входом подсоединенного к выходу усилителя мощности, управляющие входы которого подключены к выходам двух логических элементов И, при этом первые входы последних подключены к нарафазным выходаи счетного триггера, вторые объединенные входы подключены к выходу широтно-импульсного модулятора, а третьи объединенные входы подсоединены к выходу блока защиты, включающего в себя элемент ИЛИ-НЕ, формирователи импульсов перегрузки и перенапряжения, основной узел повторного включения, выполненный на двухвходовых элементах И н ИЛИ, причем выхо) элемента И подключен к первому входу элемента ИЛИ, узел логической памяти, выполненный на двухвходовых -элементах И и ИЛИ, причем выход элемента И подключен к первому входу элемента ИЛИ, выход которого подсоединен к его второму входу, узел логической задержки, выполненный на диоде, вреиязадающей интегрирующей цепи и элементе НЕ, причем первый вывод диода через времязадающую интегрирующую цепь подсоединен к входу элемента НЕ, и первую интегрирующую цепь, причем выход элемента ИЛИ-НЕ подключен к выходу блока защиты, вход формирователя иипульсов перегрузки подключен к выходу датчика перегрузки выпрями- Я теля с юнльтром, вход йормирователя .импульсов перенапряжения соединен с выходкой клеммой, а его выход через первую интегрирующую цепь подсоединен к второиу входу элемента ИЛИосновного узла повторного включения, выход указанного элемента ИЛИ подклю-. чен к первому входу элемента ИЛИ-НЕ и первому входу элемента И этого же узла, второй вход элемента И подклю.чен к выходу элемента НЕ узла логической задержки, выход элемента ИЛИ узла логической памяти подключен к второму входу элемента ИЛИ-НЕ, о тл и ч а ю шийся тем, что, с целью повышения функциональной надежности, s него введены диод, вторая интегрирующая цепь, двухвходовой эле« мент И и дополнительный узел повторного включения, выполненный на трехвходовои элементе ИЛИ и двухвходовом

Ф элементе И причем выход элем нта ИЛИ подключен к первому входу элемента И, выходом подключенного к первому входу

11 указ àííî ro элеме н та ИЛИ, а элеме н т

ИЛИ-НЕ и элемент ИЛИ узла логической памяти снабжены третьими входами, причем выход формирователя импульсов перегрузки через последовательно включенные диод и вторую интегрирующую цепь подключен к третьему входу элемента ИЛИ-НЕ, второму входу элемента

ИЛИ дополнительного узла повторного включения и первому входу элемента И узла логической памяти, второй вход которого подсоединен к выходу интегри. рующей цепи узла логической задержки и первому входу элемента И, второй

41391 вход которого совместно с третьим входом элемента ИЛИ дополнительного узла повторного включения подсоединен к выходу элемента ИЛИ основного узла повторного включения, выход элемента И подсоединен к третьему входу элемента ИЛИ узла логической памяти, второй вход элемента И дополнительного узла повторного включения соединен с выходом элемента НЕ узла логической задержки, выход элемента -ИЛИ дополнительного узла повторного включения соединен с вторым выводом диода узла логической задержки.

Изобретение относится к электротехнике и может быть использовано при разработке вторичных источников питания, Известен стабилизированный преобразователь напряжения с защитой, содержащий генератор тактовых импульсов, подключенный к входу счетного триггера и одному из входов ШИМа, другой вход которого через узел 10 обратной связи подключен к выходу выпрямителя фильтром, установленным на выходе усилителя мощности, управляющие входы которого подключены к выходам двух логических элементов

И, при этом первые входы последних подключены к парафазным выходам счетного триггера, вторые объединенные — к выходу ШИМа, а третьи объединенные — к выходу исполнительного 20 элемента блока защиты с узлом логической задержки, и формирователями импульсов перегрузки и перенапряжения, подключенными к входу узла повторного. включения, соединенного с . 25 . входом исполнительного элемента (1 j.

Недостатком известного устройства является невозможность при возникновении перенапряжения или перегрузок (к.з.) сразу же после включения 30 преобразователя осуществлять автоматическое повторное включение ввиду необходимости предварительного заряда конденсатора первой интегрирующей цепи что снижает быстродействие

35 устройства.

Наиболее близким по технической сущности к изобретению является стабилизированный преобразователь напряжения с защитой, содержащий генератор тактовых импульсов, подключенный к входу счетного триггера и одному из входов ШИМа, другой вход которого через узел обратной связи подключен к выходу выпрямителя с фильтром, установленным на выходе усилителя мощности, управляющие входы которых подключены к выходам двух логических элементов И, при этом первые входы последних подключены к парафазным выходам счетного триггера, вторые объединенные — к выходу ИИМа, а третьи объединенные— к выходу исполнительного элемента блока защиты с узлом логической задержки и формирователями импульсов перегрузки и перенапряжения, подключенными к первому входу узла повторного включения, выходом соединенного с первым входом исполнительного элемента, при этом выход узла логической задержки подключен к второму входу узла повторного включения и через введенный логический элемент НЕ к первому входу угомянутого узла. логической памяти, причем второй вход последнего подключен к выходу узла повторного включения, а выход— к второму входу исполнительного элемента (2).

Недостатком известного устройства является малое быстродействие авто1141391. матического повторного включения после возникновения перегрузок, что снижает его надежность.

Целью изобретения является повышение функциональной надежности. 5

Поставленная цель достигается тем, что стабилизированный преобразователь напряжения с защитой, содержащий генератор тактовых импульсов, подключенный к входу счетного триг- 10 гера и одному из входов ШИМа, другой вход которого через узел обратной связи подключен к выходной клемме и выходу выпрямителя с фильтром, входом подсоединенного к выходу 15 усилителя мощности, управляющие входы которого подключены к выходам двух логических элементов И, при этом первые входы последних подключены к парафазным выходам счетного тригге- 20 ра, вторые объединенные входы подключены к выходу ШИМа, а третьи объединенные входы подключены к выходу блока защиты, включающего в себя элемент ИЛИ-НЕ, формирователи импульсов перегрузки и перенапряжения, основной узел повторного включения, выполненный на двухвходовых элементах И и ИЛИ, причем выход элемента И подключен к первому входу элемента 30

ИЛИ, узел логической памяти, выполненный на двухвходовых элементах И и ИЛИ, причем выход элемента И подключен к первому входу элемента

ИЛИ выход которого подсоединен K З5 его второму входу, узел логической задержки, выполненный на диоде, времязадающей интегрирующей цепи и элементе НЕ, причем первый вывод диода через времязадающую интегрирую- 40 щую цепь подсоединен к входу элемента

НЕ, и первую интегрирующую цепь, причем

-выход элемента ИЛИ вЂ подключен к выходу блока защиты, вход формирователя импульсов перегрузки подключен 45 к выходу датчика перегрузки выпрямителя с фильтром, вход формирователя импульсов перенапряжения соединен с выходной клеммой, а его выход через первую интегрирующую цепь подсоеди- 50 нен к второму входу элемента ИЛИ основного узла повторного включения, выход указанного элемента ИЛИ подключен к первому входу элемента ,ИЛИ-НЕ и первому входу элемента И 55 этого же узла, второй вход элемента И подключен к выходу элемента НЕ узла логической задержки, выход элемента

ИЛИ узла логической памяти подключен к второму входу элемента ИЛИ-НЕ, введены диод, вторая интегрирующая цепь, двухвходовой элемент И и дополнительный узел повторного включения, выполненный на трехвходовом элементе ИЛИ и двухвходовом элементе И, причем выход элемента ИЛИ подключен к первому входу элемента И, выходом подключенного к первому входу указанного элемента ИЛИ, а элемент ИЛИ-HE и элемент ИЛИ узла логической памяти снабжены третьими входами, причем выход <Ьормирователя импульсов перегрузки через последовательно включенные диод и втОрую. интегрирующую цепь подключен к третьему входу элемента ИЛИ-НЕ, второму входу элемента ИЛИ дополнительного узла повторного включения и первому входу элемента И узла логической памяти, второй вход которого подсоединен к выходу интегрирующей цепи узла логической задержки и первому входу элемента И, второй вход которого совместно с третьим входом элемента ИЛИ дополнительного узла повторного включения подсоединен к выходу элемента ИЛИ основного узла повторного включения, выход элемента

И подсоединен к третьему входу элемента ИЛИ узла. логической памяти, второй вход элемента И дополнительного узла повторного включения соединен с выходом элемента НЕ узла логической задержки, выход элемента ИЛИ дополнительного узла повторного включения соединен с вторым выводом диода узла логической задержки.

На чертеже показана структурная схема предлагаемого стабилизированного преобразователя напряжения с защитой.

Преобразователь содержит генератор 1 тактовых импульсов, подключенный к входу счетного триггера 2 и входу ШИИа 3, второй вход которого через узел 4 обратной связи подключен к выходу выпрямителя с фильтром 5, установленного на выходе усилителя 6 мощности, управляющие входы которого подключены к выходам двух логических, элементов И 7 и 8, первые входы которых подключены " выходам счетного триггера 2, вторые объединенные входы — к выходу ШИМа 3, а третьл объединенные входы — к выходу элемента

ИЛИ-НЕ 9 блока 10 защиты с формиро1141391

При подаче питающего напряжения на входах элемента ИЛИ-НЕ 9 отсутствуют высокие логические уровни. На его выходе формируется логическая которая дает разрешение на прохождение импульсов с парафазных выходов счетного .триггера 2 на первые входы логических элементов,И 7 и 8 и с выхода ШИМа 3 на их вторые входы. вателем 11 импульсов перегрузки, на ( выходе которого установлена вторая интегрирувщая цепочка на диоде 12, конденсаторе 13 и резисторе 14, и формирователем 15 импульса перенап- 5 ряжения, через первую интегрирующую ценочку на конденсаторе 16 и резисторе 17, подключенным к первому входу элемента ИЛИ 18 основного узла 19 повторного включения, другой вход которого соединен с выходом логического элемента И 20. Выход логического элемннта ИЛИ 18 соединен с первым входом элемента ИЛИ-НЕ 9, с .лервым входом логического элемента 15 ИЛИ 21 дополнительного узла 22 повторного включения и с первым входом логического элемента И 23 ° Первый вход элемента И 20 соединен с выходом логического элемента И 24 узла 25 логической задержки, вход которого через диод 26 и времязадающую интегрирующую цепочку на резисторах

27 и 28 и конденсаторе 29 подключен к выходу элемента ИЛИ 21> второму 25 входу элемента И 23 и первому входу логического элемента И 30, другой вход которого также подключен к выходу элемента RE 24. Второй вход логического элемента ИЛИ 21 подключен З0 через вторую интегрирующую цепочку к выкоду формирователя 11 импульсов перегрузки, второму входу элемента

ИЛИ-НЕ 9 и первому входу логического элемента И 31 узла 32 логической памяти, другой вход которого через вторую интегрирующую цепочку соединен с выходом дополнительного узла 22 повторного включения. Выход логического элемента И 31 соединен 0 . с первым входом логического элемента ИЛИ 33, второй вход которого подключен к выходу логического элемента И 23, а выход — со своим третьим входом и третьим входом элемента ИЛИ-НЕ 9.

Стабилизированный преобразователь нанряжения с защитой работает следующим образом. !

Выходное переменное напряжение усилителя 6 мощности преобразуется в постоянное выпрямителем с фильтром

5 и поступает через узел 4 обратной связи на другой вход ШИИа 3, обеспечивая соответствующее изменение ширины его выходных импульсов.

При возникновении перегрузки на выходе формирователя импульса 11 перегрузки с задержкой, создаваемой конденсатором 13,появляется высокий логический уровень, что приводит к формированию логической "1" на входе исполнительного элемента

ИЛИ-НЕ 9 и логического "0" на его выходе. Логические элементы И 7 и 8 заннраются. Одновременно с выхода формирователя 11 перегрузки высокий логический уровень поступает на вход логического элемента И 31 узла 32 логической памяти, при этом на другом его входе сохраняется логический "0", После срабатывания блока 10 защиты и разряда конденсатора

13 происходит следующее виноченне преобразователя. Если состояние перегрузки сохраняется, то вновь срабатывает блок 10 защиты, обеспечивая запирание силовых транзисторов усилителя б мощности. Такие включе-. ния могут осуществляться неоднократно, пока не зарядится до уровня логической "1" конденсатор 29. В этом случае при появлении на выходе формирователя 11 перегрузки высокого уровня на выходе логического элемента

И 31 появляется логическая "1", которая поступает на вход логического элемента ИЛИ 33 и фиксирует схему защиты в запертом состоянии. Число таких включений зависит от времени разряда конденсатора 13, определяющего длительность бестоковой паузы силовых транзисторов усилителя 6 мощности, времени заряда конденсатора 29 и не зависит от параметров схемы управления.

При возникновении перенапряжения на выходе формирователя 15 юипульса перенапряжения с задержкой возникает высокий логический уровень, который приводит к формированию логической

"1" на выходе логического элемента ИЛИ 18. На выхоле элемента ИЛИ-НЕ

9 формируется логический "0", обеспечивающий запирание логических элементов 7 и 8. Одновременно высокий логический уровень с выхода логи7 11413 ческого элемента И 18 поступает на первые входы логических элементов

И 20 и 23 и ИЛИ 21. После заряда конденсатора 29 на выходе логическо- го элемента НЕ 24 появляется логический "О", который запирает основной узел повторного включения 19.

На входах элемента ИЛИ-НЕ 9 отсутствуют высокие логические уровни и на его выходе вновь появляется логи- 10 ческая "1". Если включение произойдет на неустранившееся перенапряжение, то вновь срабатывает блок 10 защиты, > однако повторно преобразователь не включится,.так как иа втором входе f5 логического элемента И 23 уже имеется

91 логическая "1", что приводит к формированию на его выходе и выходе узла 32 логической памяти высокого логического уровня и фиксации схемы защиты в запертом состоянии.

Преимуществом предлагаемого устройства по сравнению с известным является то, что такое выполнение блока защиты обеспечивает увеличение быстродействия автоматического повторного включения преобразователя при перегрузках, не подвергая нагрузку многократному воздействию повышенного напряжения, что повышает функциональную надежность всего устройства. щщ ИПИ Заказ 494/35 Тираж 863 Поутисное

Филиал ППП "Патент г.Ужгород, ул.Проектная, 4