Устройство для отображения однократных электрических сигналов

Устройство для отображения однократных электрических сигналов

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ОДНОКРАТНЫХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ, содержащее последоватейьно соединенные блок сопряжения, аналогоцифровой преобразЬватель и блок сокращения избыточности, блок индикации, генератор тактовых импульсов, первый выход которого подключен к второму входу аналого-цифрового преобразователя и к первому входу первого счетчика, второй вход которого соединен с первым выходом блока управления , второй выход которого соединен с входом генератора тактовых импульсов , первый блок памяти, первьй, второй и третий.управляющие входы которого соединены с соотзветствующими входами второго блока памяти, отличающееся тем, что, , с целью повышения точности устройства, оно содержит первый коммутатор, блок восстановления формы сигнала и первый триггер, первый вход которого подключен к третьему выходу блока управления, четвертьй выход которого соединен с первым управляющим входом первого блока памяти, пятый выход - с вторым управляющим входом первого блока памяти, второй выход с третьим управляющим входом первого блока памяти и с первым входом блока индикации, шестой выход - с вторым входом блока индикации, седьмой выход - с вторым входом блока сокращения избыточности, восьмой выход с первым входом блока восстановления формы сигнала, первый вход блока управления - с вторым входом первого триггера и с первым выходом блока сокращения избыточности, второй вход с третьим входом блока сокращения избыточности и с вторым выходом генератора тактовых импульсов, третий вход - с первым выходом первого счет (Л чика, четвертый вход - с первым выходом блока восстановления формы сигнала , пятьй вход является входом синхронизации устройства, шестой.вход соединен с вторым входом блока вос ,;Становления формы сигнала и с тре;тьим выходом генератора тактовых импульсов, седьмой вход - с выходом блока индикации, восьмой вход 4: 4i с третьим входом блока восстановления формы сигнала и с выходом второСП го блока памяти, инфррмационный вход которого подключен к выходу первого триггера и к управляющему входу первого коммутатора, первый информационный вход которого соединен с вторым выходом блока сокращения избыточности , второй информационный входс вторым выходом первого счетчика, а выход первого коммутатора с информационным входом первого бло. ка памяти, выход которого подключен к четвертому входу блока восстановления формы сигнала, пятый вход кото

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(5l) G 09 С 1 08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3582049/24-24 (22) 16.04.83 (46) 23.02.85. Бюл. У 7 (72) А.И.Беркутов, E.И.Прошин и В.Н.Штырков (71) Рязанский радиотехнический институт (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

Ф.542095,кл. С 06 F 3/14, 1977.

2. Авторское свидетельство СССР

9 888182 кл. G 09 G 1/06, 1981 (прототип). ход — с вторым управляющим входом первого блока памяти, второй выход— с третьим управляющим входом первого блока памяти и с первым входом блока индикации, шестой выход — с вторым входом блока индикации, седьмой выход — с вторым входом блока сокращения избыточности, восьмой выход— с первым входом блока восстановления формы сигнала, первый вход блока управления — с вторым входом первого триггера и с первым выходом блока сокращения избыточности, второй входс третьим входом блока сокращения избыточности и с вторым выходом ге"

ОФ нератора тактовых импульсов, третий ф вход — с первым выходом первого счетчика, четвертый вход — с первым выходом блока восстановления формы сигнала, пятый вход является входом синхронизации устройства, шестой вход соединен с вторым входом блока восстановления формы сигнала и с третьим выходом генератора тактовых импульсов, седьмой вход — с выходом блока индикации, вось.юй вход— с третьим входом блока восстановления формы сигнала и с выходом второго блока памяти, информационный вход которого подключен к выходу первого триггера и к управляющему входу первого коммутатора, первый информационный вход которого соединен с вторым выходом блока сокращения избыточности, второй информационный входс вторым выходом первого счетчика, а выход первого коммутатора— с информационным входом первого бло . ка памяти, выход которого подключен к четвертому входу блока восстановления формы сигнала, пятый вход кото(54) (57) 1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ОДНОКРАТНЫХ ЭЛЕКТРИЧЕСКИХ

СИГНАЛОВ, содержащее последовательно соединенные блок сопряжения, аналогоцифровой преобразователь и блок сокращения избыточности, блок- индикации, генератор тактовых импульсов, первый выход которого подключен к второму входу аналого-цифрового преобразователя и к первому входу первого счетчика, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен с входом генератора тактовых импульсов, первый блок памяти, первый, второй и третий. управляющие входы которого соединены с соответствующими входами второго блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, оно содержит первый коммутатор, блок восстановления формы сигнала и первый триггер, первый вход которого подключен к третьему выходу блока управления, четвертый выход которого соединен с первым управляющим входом первого блока памяти, пятый выl.

Ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1141445 рого соединен с четвертым выходом генератора тактовых импульсов, а вто" рой выход блока восстановления формы сигнала — с третьим входом блока индикации.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что, блок сокращения избыточности содержит первый регистр, вычитатель, первую схему сравнения и второй коммутатор, управляющий вход которого соединен с выходом первой схемы сравнения, первый информационный вход которой является вторым входом блока, а второй информационный вход соединен с выходом вычитателя, первый вход которого соединен с информационным входом первого регистра и является первым входом блока, второй вход вычитателя подключен к выходу первого регистра и является вторым выходом блока, выход второго коммутатора соединен с установочным входом первого регистра и является первым выходом блока, информационный вход второго коммутатора является третьим входом блока.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок восстановления формы сигнала содержит второй регистр, первый элемент НЕ, третий регистр, вторую схему сравнения, третий коммутатор и второй счетчик; вход установки в "0" которого является первым входом блока, счетный вход является вторым входом блока, а выход соединен с первым входом второй схемы сравнения, выход которой подключен к информационному входу третьего коммутатора, управляющий вход которого является пятым входом блока, а выход — первым выходом блока, второй вход второй схемы сравнения соединен с выходом третьего регистра, информационный вход которого соединен с информационным входом второго регистра и является четвертым входом блока, установочный вход третьего регистра соединен с выходом первого элемента НЕ, вход которого является третьим входом блока и подключен к установочному входу второго регистра, выход которого является вторым выходом блока.

4. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок индикации содержит первый дешифратор, мат. ричную индикаторную панель, второй дешифратор и третий счетчик,. вход установки в "0" которого является первым входом блока, счетный вход †.вторым входом блока, выход переполнения — выходом блока, а информационный выход соединен с входом второго дешифратора, выход которого подключен к первому входу матричной индикаторной панели, второй вход которой соединен с выходом первого дешифратора, вход которого является третьим входом блока.

5. Устройство по п.1, о т л ич а ю щ е е с я тем, что генератор тактовых импульсов содержит генератор импульсов, четвертый счетчик, четвертый коммутатор, первый, второй, третий и четвертый формирователи прямоугольных импульсов, первыи задатчик кода и пятый коммутатор, выход первого и второго формирователей прямоугольных импульсов являются соответственно третьим и четвертым выходами генератора, а входы первого и второго формирователей прямоугольных импульсов соединены с выходом пятого коммутатора, стробирующий вход которого является входом генератора и подключен к стробирующему входу четвертого коммутатора, управляющий вход которого соединен с выходом первого задатчика кода, информационный вход — с первым выходом четвертого счетчика, второй выход которого подключен к информационному входу пятого коммутатора, а вход четвертого счетчика соединен с выходом генератора импульсов, выход четвертого коммутатора соединен с входами третьего и четвертого формирователей прямоугольных импульсов, выходы которых соотьетственно являют" ся первым и вторым выходами генератора.

6. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит второй, третий и четвертый элементы НЕ, пятый, шестой, седьмой, восьмой, девятый и десятый формирователи прямоугольных импульсов, первый, второй, третий, четвертый, пятый и"шестой элементы ИЛИ, второй, третил, четвертый, пятый, шестой и седьмой триггеры, шестой, седьмой, восьмой, девятый десятый и одиннадцатый коммутато.ры, пятьп, шестой и седьмой счетчи1141445 ки, третий дешифратор, переключатель, второй и третий задатчики кода, первый второй, третий и четвертый элементы И, первый вход первого элемента И соединен с первым входом второго элемента И и является восьмым входом блока, второй вход второго элемента И соединен с первым входом третьего элемента И, с входом пятого формирователя прямоугольных импульсов, с первым информационным входом шестого коммутатора, счетным входом пятого счетчика ,и является шестым входом блока, выход второго элемента И соединен, с первым входом первого элемента ИЛИ, второй. вход которого является четвертым входом блока, третий вход первого элемента ИЛИ соединен со стробирующим входом третьего дешифратора и с восходом третьего элемента И, выход первого элемента. ИЛИ соединен с первыми информационными входами седьмого и восьмого коммутаторов и с первым входом второго элемента ИЛИ, выход которого является восьмым выходом блока, а второй вход соединен с вторыми входами первого и третьего элементов И, и с первым выходом второго триггера, с установленным выходом шестого счетчика, с входом. установки в "0" пятого счетГ чика, со стробирующим входом шестого коммутатора, второй информационный вход которого подключен к выходу пятого счетчика, управляющий вход — к выходу второго задатчика кода, а выход шестого коммутатора является шестым выходом блока, выход третьего задатчика кода является седьмым выходом блока, вход третьего элемента ИЛИ соединен с выходом девятого коммутатора с первыми входами третьего и четвертого триг .геров, с входом установки в "0" шестого счетчика, выход третьего элемента ИЛИ подключен к входу установки в "0" седьмого счетчика, суммирующий и вычитающий входы которого соответственно соединены с соответствующим выходом третьего дешиф-ратора, а выход седьмого счетчика соединен с информационным входом шестого счетчика, информационный выход которого является четвертым выходом блока, выход переполнения ,шестого счетчика соединен с вторым входом третьего триггера, а счетно вход — с выходом седьмого коммутатф--, ра, первыи управляющии вход которо - -. го подключен к управляющему входу восьмого коммутатора, к выходу третье.

ro триггера и является вторым входом блока, второй управляющий вход седьмого коммутатора соединен с вторым выходом второго триггера, а второй информационный вход — с выходом четвертого элемента ИЛИ, первый вход которого подключен к выходу десятого коммутатора и к первому входу пятого элемента ИЛИ, второй вход — к первому входу переключателя, к второму входу пятого элемента ИЛИ, к входу второго элем нта НЕ, к входу шестого формирователя прямоугольных импульсов и является первым входом блока,. третий вход четвертого элемен. та ИЛИ соединен с выходом одиннадцатого коммутатора и с первым входом пятого формирователя прямоугольных импульсов, вход которого соединен с выходом седьмого формирователя пря моугольных импульсов, вход которого . соединен с выходом шестого формирователя прямоугольных импульсов, выход пятого триггера подключен к управляющему входу одиннадцатого коммутатора, информационный вход ко- . торого соединен с вторым информационным входом восьмого коммутатора, с информационным входом десятого коммутатора, с входом третьего элемента

НЕ и является вторым входом блока, выход третьего элемента НЕ подключен к входу четвертого элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента НЕ, а выход является третьим выходом блока, выход пятого элемента ИЛИ соединен с,. входом восьмого формирователя прямоугольных импульсов, выход которого соединен с входом девятого формирователя прямоугольных импульсов, выход которого является первым выходом блока, выход четвертого триггера соединен с управляющим входом девятого коммутатора, информационный вход которого подключен к выходу переключателя, второй вход кото" рого является пятым входом блока, входы шестого и седьмого триггеров соединены с вторым входом второго триггера и с выходом первого элемента И, третий вход которого соединен с выходом десятого формирователя пря1141445

1 моугольиьм импульсов, соединенного с ! выходом пятого формирователя прямоуголь. ных импульсов, выходы шестого и седьмого триггеров соединены с соответствующими информационными входами третьего дешифратора, выход восьмого коммутатора соединен с первым входом I

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств для отображения однократных электрических сигналов. 5

Известно устройство отображения формы однократных электрических сигналов, содержащее входной усилитель, аналого-цифровой преобразователь, преобразователь кодов, матричную индикаторную панель, распределитель, счетчик, дешифратор, делитель, двухчастотный генератор, два коммутатора частот,,коммутатор, режимов, два триггера, суммат6р, блок запре- 15 та, переключатель, связанные между собой и с блоком .управления определенным образом(1Д.

Недостатком устройства является большая емкость памяти, необходи- 20 мая для регистрации исследуемого сигнала с высокой точностью.

Наиболее близким решением по технической сущности и достигаемому результату к изобретению является 25 устройство отображения информации, содержащее последовательно соединенные усилитель, аналого-цифровой преобразователь, первую схему сравнения, первый блок памяти, подключенный 30 к второму блоку памяти, и индикатор, первый реверсивный счетчик, первый выход которого соединен с другим входом индикатора, второй выход — с вторыми входами первого и второго блоков памяти и один из входов первого реверсивного счетчика, генератор импульсов, первый выход котЬрого соединен с вторым входом аналого-цифрового преобразова- 40 теля, второй выход — с другим входом первого реверсивного счетчика, блок управления, первый выход шестого элемента ИЛИ, второй вход которого соединен с первым входом второго триггера и является седьмым входом блока, а выход шестого элемента ИЛИ является пятым выходом блока, управляющий вход десятого коммутатора является третьим входом блока. которого соединен с одним из входов генератора импульсов, второй выход — с третьим входом аналогоцифрового преобразователя, содержит вторую и третью схемы сравнения, первый и второй элементы ИЛИ, счетчик и второй реверсивный счетчик, первый вход которого соединен с

1 первым выходом генератора импульсов, второй вход — с одним из выходов второго блока памяти и первым входом второй схемы сравнения, третий вход — с третьим выходом блока управления, четвертый вход — с вторым выходом первого реверсивного счетчика, пятый вход — с выходом второй схемы сравнения с одним из входов пер- вого элемента ИЛИ, первый выход— с одним из входов второго элемента

ИЛИ, второй выход — с первым входом второго блока памяти, третий выход — с другим входом первого элемента ИЛИ, другой вход второго элемента ИЛИ, соединен с другим выходом первой схемы сравнения, выход — с четвертыми входами первого и второго блоков памяти, другой вход второй схемы сравнения подключен к второму выходу первого реверсивного счетчика, выход первого элемента ИЛИ соединен с третьим выходами первого и второго блоков памяти, первый вход счетчика подключен к выходу третьей схемы сравнения, второй вход — к другому выходу второго блока памяти, третий вход — к третьему выходу генератора импульсов, выход — к другому входу генератора импульсов.

Устройство(2)по сравнению с устРойством 1 при равных объемах памяти имеет более высокую точность регистрации за счет более эффективного

3 114144 использования объема памяти. Чем эффективнее используется объем памяти регистрирующего устройства тем болЬше запоминается информации об исследуемом сигнале, а это в свою очередь приводит к повышению точности регистрации. Более эффективное использование памяти устройства(2 1 достигается сокращением избыточных кодированных значений сигналов — записью 1О кодированных значений сигнала и числа их последовательных повторений 23.

Недостатком этого устройства является низкая точность рег*страции за счет низкой эффективности использования объема памяти, вызванной

° Ь следующим: с записью кодированных значений сигнала, отстоящих друг от друга на интервале дискретизации

Dt= 1(f, требуется запоминать интервал времени 5< =1(f (число повторений равное едийице); при каждом переполнении счетчика 8, измеряющего интервал времени в течение которого кодированные значения не разливаются требуется запоминать соответствующие кодированные значения сигнала, жесткое разделение объема памяти под запись кодированных значений сигнала и соответствующих интервалов времени.

Целью изобретения является повы.шение точности устройства.

При этом блок индикации сокращения избыточности содержит первый регистр, вычитатель, первую схему сравнения и второй коммутатор, управляющий вход которого соединен с выходом первой схемы сравнения, первый информационный вход которой является вторым входом блрка, а второй информационный вход соединен с выходом вычитателя, первый вход которого соединен с информационным

Поставленная цель достигается тем, что устройство для регистрации и 35 отображения однократных электрических сигналов, содержащее последовательно соединенные блок сопряжения, аналогоцифровой преобразователь и блок сокращения избыточности, блок индикации, генератор тактовых импульсов, первый выход которого подключен к второму входу аналого-цифрового преобразователя и к первому входу первого счетчика, второй вход которого 45 соединен с первым выходом блока управления, второй выход которого соединен с входом генератора тактовых импульсов, первый, второй и третий управляющие входы первого блока памяти 50 соединены с соответствующими входами второго блока памяти, содержит первый коммутатор, блок восстановления формы сигнала, первый триггер, первый вход которого подключен к 55 третьему выходу блока управления, четвертый выход которого соединен с первым управляющим входом первого

5 4 блока памяти, пятый выход — с вторым управляющим входом первого блока памяти, второй выход — с третьим управляющим входом первого блока памяти и с первым входом блока индикации, шестой выход — с вторым входом блока индикации, седьмой выход — с вторым входом блока сокращения избыточности, восьмой выход — с первым входом блока восстановления формы сигнала, первый вход блока управления — с вторым входом первого триггера и с первым выходом блока сокращения избыточности, второй вход — с е третьим входом блока сокращения избыточности с вторым выходом генератора тактовых импульсов, третий вход с первым выходом первого сче гчика, четвертый вход — с первым выходом блока восстановления формы сигнала, пятый вход — является входом синхронизации шестой вход соединен с вторым входом блока восстановления формы сигнала и с третьим выходом генератора тактовых импульсов, седьмой. вход — с выходом блока отображения, восьмой вход - с третьим входом блока восстановления формы сигнала и с выходом второго блока памяти, информационный вход которого подключен к выходу первого триггера и к управляющему входу первого коммутатора, первый информационный вход которого соединен с вторым выходом блока сокращения избыточности, второй информационный вход — с вто Ф рым выходом первого счетчика, а выход первого коммутатора — с ин рормационным входом первого блока памяти, выход которого подключен к четвертому входу блока восстановления формы сигнала, пятый вход которого соединен с четвертым выходом генера" тора тактовых импульсов, а второй выход блока восстановления формы сигнала — с тертьим входом блока индикации.

1141445

Генератор тактовых импульсов содержит генератор импульсов, четвертый счетчик, четвертый коммутатор, первый, второй, третий и четвертый формирователи прямоугольных импульсов, первый эадатчик кода и пятый коммугатор, выход первого и второго форвходом первого регистра и является первым входом блока, второй вход вычитателя подключен к выходу первого регистра памяти и является вторым выходом блока, выход второго коммутатора соединен с установочным входом первого регистра и является первым выходом блока, информационный вход второго коммутатора является третьим входом блока.

Причем блок восстановления формы сигнала содержит второй регистр, первый элемент НЕ третий регистр, вторую схему сравнения, третий коммутатор и второй счетчик, вход установки в "0" которого является первым входом блока, счетный вход является вторым входом блока, а выход соединен с первым входом второй

° схемы сравнения, выход которой подключен к информационному входу третьего коммутатора, управляющий вход которого является пятым входом блока, а выход — первым выходом блока, второй вход второй схемы сравнения соединен с выходом третьего регистра, информационный вход которого соединен с информационным входом второго регистра и является четвертым входом блока, ус, тановочный вход третьего регистра соединен с выходом первого элемента НЕ, вход которого является тре тьим входом блока и подключен к установочному входу второго регистра, выход которого является вторым выходом блока.

Блок индикации содержит первый дешифратор, матричную индикаторную панель, второй дешифратор и третий счетчик, вход установки в "0" которого является первым входом блока, счетный вход — вторым входом блока, выход переполнения — выходом блока, а информационный выход соединен с входом второго дешифратора, выход которого подключен к первому входу матричной индикаторной панели, второй вход которой соединен с выходом первого дешифратора вход которого является третьим входом блока.

50 мирователей прямг у гоп ьвых импульс в являются соответственно третьим и четве ртьпч выходами генератора, а входы первого и второго формирователей прямоугольных импульсов соединены с выхопом- пятого коммутатора, стробирующий вход которого является входом генератора и подключен к стробирующему входу четвертого коммутатора, управляющий вход которого соединен с выходом первого задатчика кода, информационный вход — с первым выходом четвертого счетчика, второй выход которого подключен к информационному входу пятого коммутатора, а вход четвертого счетчика соединен с выходом генератора импульсов, выход чет— вертого коммутатора соединен с входами третьего и четвертого формирователей прямоугольных импульсов, выходы которых соответственно являются первым и вторым выходами генератора.

Кроме того, блок управления содер жит второй, третий и четвертый, элементы НЕ, пятый, шестой, седьмой, восьмой, девятый и десятый формирователи прямоугольных импульсов, первый, второй, третий, четвертый, пятый и шестой элементы ИЛИ, второй, третий, четвертый, пятый, шестой и седьмой триггерь;, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый коммутаторы, пятый, шестой и седьмой счетчики, третий дешифратор, переключатель, второй и третий задатчики кода, первый, второй, третий и четвертый элементы И, первый вход пер.вого элемента И соединен с первым входом второго элемента И и является восьмым входом блока, второй вход второго элемента И соелинен с первым входом третьего элемента И, с входом пятого формирователя прямоугольных импульсов, с первым информационным входом шестого коммутатора, счетным входом пятого счетчика и является шестым входом блока, выход второго элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого является четвертым входом блока, третий вход первого элемента

ИЛИ соединен со стробирующим входом третьего дешифратора и с выходом третьего элемента И выход первого элемента ИЛИ соединен с первыми информационными входами седьмого и вось. мого коммутаторов, и с первым входом

t 141445 второго элемента ИЛИ, выход которого является восьмым выходом блока, а второй вход соединен с BtopbIMEi входами первого и третьего элементов И, с первым выходом второго триггера, 5 с установочным выходом шестого счетчика, с входом установки в "0" пятого счетчика, со стробирующим входом шестого коммутатора, второй информационный вход которого подключен к выходу пятого счетчика, управляющий вход — к выходу второго задатчика кода, а выход шестого коммутатора является шестым выходом блока, выход третьего задатчика ко- 15 да является седьмым выходом блока, вход третьего элемента ИЛИ соединен с выходом девятого коммутатора, с первыми входами третьего и четвертого триггеров, с входом установки 20 в "0" шестого счетчика, выход третьего элемента ИЛИ подключен к входу установки в "0" седьмого счетчика, суммирующий и вычитающий входы которого соединены соответственно с соот- 5 ветствующим выходом третьего дешифратора, а выход седьмого счетчика соединен с информационным входом шестого счетчика, информационный выход с которого является четвертым выходом 3р блока, выход переполнения шестого четчика соединен с вторым входом третьего триггера, а счетный вход связан с выходом седьмого коммутатора, первый управляющий вход которого подключен к управляющему входу восьмого коммутатора, к выходу третьего триггера и является вторым выходом блока, второй управляющий вход седьмого коммутатора соединен с 40 вторым выходом второго триггера, а второй информационный вход — с выходом четвертого элемента ИЛИ, первый вход которого подключен к выходу десятого коммутатора и к первому 45 входу пятого элемента ИЛИ, второй вход — к первому входу переключатев ля, к второму входу пятого элемента ИЛИ, к входу второго элемента НЕ, . к входу шестого формирователя прямо- 50 угольных импульсов и является первым входом блока, третий .вход четвертого элемента ИЛИ соединен с выхо-. дом одиннадцатого коммутатора и с первым входом пятого триггера, второй вход которого соединен с выходом седьмого формирователя прямоугольных импульсов, вход которого соединен с выходом шестого формирователя прямоугольных импульсов, выход пятого триггера подклюЧен к управляющему входу одиннадцатого коммутатора, информационный вход которого соединен с вторым информационным вхо. дом восьмого кбмиутатора, с информационным входом десятого коммутатора, с входом третьего элемента Н и является вторым входом блока, выход третьего элемента НЕ подключен к входу четвертого элемента НЕ выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента НЕ, а выход является третьим выходом блока, выход пятого элемента ИЛИ соединен с входом восьмого формирователя прямоугольных импульсов, выход которого соединен с входом девятого формирователя пря-. моугольных импульсов, выход которого является первым выходом блока, выход четвертого триггера соединен с управляющим входом девятого коммутатора, информационный вход которого подключен к выходу переключателя, второй вход которого является пятым входом блока, входы шестого и седьмого триггеров соединены с вторым входом второго триггера и с выходом первого элемента И, третий вход которого соединен с выходом десятого формирователя прямоугольных импульсов, соединенного с выходом пятого формирователя прямоугольных импульсов, выходы шестого и седьмого триггеров соединены соответствующими информационными входами третьего дешифратора, выход восьмого коммутатора соединен с первым входом шестого элемента ИЛИ, второй вход которого соединен с первым входом второго триггера и является седьмым входом блока, а выход шестого элемента ИЛИ является пятым выходом блока, управляющий вход десятого коммутатора является третьим входом блока.

На фиг.1 представлена блок-схема устройства регистрации и отображения формы однократных электрических сигналов; на фиг.2 — один из вариан- тов выполнения блока восстановления формы сигнала; на фиг.3 — - то же генератора; на фиг.4 — то же, блока управления, на фиг.5 — примеры, поясняющие работу устройства.

11414

Устройство содержит блок 1 сопряжения, аналого-цифровой преобразователь 2, блок 3 сокращения избыточности, коммутатор 4, первый блок 5 памяти, блок 6 восстановления формы сигнала, блок 7 индикации, триггер 8, второй блЬк 9 памяти, генератор 1 0 тактовых импульсов, счетчик 11 и блок 12 управления.

На фиг.1 изображен один из вари- 10 антов выполнения блока 3 сокращения избыточности, содержащий регистр 13, вычитатель 14, схему 15 сравнения и коммутатор 16, Блок восстановления формы сигнала содержит регистр 15

17, элемент HE 18, регистр 19, схему 20 сравнения, коммутатор 21 и счетчик 22.

На фиг.1 изображен один из вариантов выполнения блока 7 индикации. Ю

Он содержит дешифратор 23, матричную индикаторную панель 24, дешифратор 25 и счетчик 26. Генератор 10 тактовых импульсов содержит генератор 27 импульсов, счетчик 28, коммутатор 29, 5 формирователи 30 и 31 прямоугольных импульсов, задатччк 32 кода, коммутатор 33, формирователи 34 и 35 прямоугольных импульос. Блок 12 управления содержит элемент HE 36, 30 элемент И 37, формирователь 38 прямоугольных импульсов, кнопки 39 и 40, элементы HE 41 и 42, элемент ИЛИ 43, формирователь 44 прямоугольных импульсов, триггеры 45, 46 и 47

35 формирователь 48 и 49 прямоугольных импульсов, триггер 50, коммутатор 51, счетчик 52, дешифратор 53, элементы

И 54 и 55, элемент ИЛИ 56, коммутатор 57, счетчик 58, формирователь 59 40 и 60 прямоугольных, коммутатор 61, элементы ИЛИ 62 и 63, коммутатор 64, элемент ИПИ 65, переключатель 66, коммутатор 67, триггер 68, кнопку 69, элемент ИЛИ 70, счетчик 71, коммутатор 72, киоту 73, триггер 74, задатчик И 75 и 76 кодов, элемент

И 77.

Устройство работает следующим образом. S0

Процесс регистрации начинается либо с приходом внешнего синхронизирукицего сигнала на -блок 12 управления, либо при выработке блока 12 управления внутреннего синхронизиl 55 рующего сигнала. При этом бло-. ки памяти 5 и 9 переходят в режим записи. С блока управления 12 на них

45 10 поступают сигналы "Запись", "Адрес" и "Тактовые сигналы . Сигнал "Запись" также поступает на генератор тактовых импульсов 10. Вследствие этого с генератора тактовых импульсов 10 на аналого-цифровой преобразователь 2 и на первый счетчик 11 поступают тактовые импульсы а на блок 3 сокращения избыточности и на блок 12 управления в качестве стробирующих сигналов гоступают заI держанные тактовы импульсы 1

Исследуемый сигнал «(t} усиливается входным устройством 1, преобразуется в код аналого-цифровым преоб-. разователем 2 через равные интервалы времени at =<)f и поступает на блок 3 сокращения избыточности. Он выделяет лишь те кодированные значения сигнала, по которым можно восстановить исследуемый сигнал х(Ф1 с заданной погрешностью E. . .Величина Я поступает на блок 3 сокращения избыточности с блока 12 управления. В качестве примера на фиг.1 приведен один из вариантов выполнения блока сокращения избыточности 3 на базе полинома нулевого порядка, сущность которого заключается в следующем. Сравнивается последнее запомненное кодированное значение сигнала К; с последующими ко" дированными значениями (К;„ 1К;+,"-,)

При их различии на заданную велйчину Е соответствующее текущее кодированное значение сигнала запоминается, и затем сравнивается с последующими кодированными значениями сигнала и т.д.

Ф

Первый счетчик 11 считает число тактовых импульсов f в промежутке времени, соответствующем различию сравниваемых значений (блоком сокращения избыточности 3) на заданную величину . С каждым задержанием тактовым импульсом - код:с первого т3 счетчика 11, проходя через первый коммутатор 4, запоминается в первом блоке 5 памяти по одному и тому же адресу A=A>. Одновременно с этим в блоке 9 памяти запоминается код нуля, поступающий с триггера 8. Блоки

5 и 9 памяти работают синхронно.

При различии сравниваемых значений (К;и К1 ) на заданную величину Е адрес блоков 5 и 9 памяти увеличивается на единицу (AiA +1 ) и а триггер 8 устанавливается в еди1141445

12 ничное состояние. Единичное состояние триггера 8 соответствует прохож- денню через коммутатор 4 кодированного значения К с блока 3 сокращеt ния избыточности. Поэтому в бло- 5 ке 5 памяти запоминается код сигнала К, а в блок 9 памяти — код единицы. С приходом на блок t2 управления следующего тактового импульса ( адрес блоков 5 и 9 -памяти увели Э чивается еще на единицу (А=А„+2), счетчик 11 обнуляется, а триггер 8 устанавливается в нулевое состояние, тем самым пропускает через коммутатор 4 код со счетчика 11. 15

Счетчик 1 1 считает число тактовых импульсов т в промежутке времени, т пока кодированное значение сигнала

К не изменится на величину

С каждым тактовым импульсом Е. 20 тЗ код со счетчика 11, проходя через коммутатор 4, запоминается в блоке 5 памяти по одному и тому же адресу А=А,„ +2. Одновременно с этим в блоке 9 памяти запоминается код ну- 5 ля, поступающий с триггера 8.

После переполнения счетчика 11 происходит увеличение адреса блоков

5 и 9 памяти на единицу (А=А „ +3) и обнуление счетчика t1. Далее счет- 3Q чик 11 продолжает считать тактовые импульсы т . С каждым тактовым имЪ пульсом 1 код со, счетчика .11, прот ходя через коммутатор 4 запоминается в первом блоке 5 памяти по одному и тому же адресу A=A> +3.Одновременно с этим в блок 9 памяти запоминается код нуля.

Далее происходят процессы, аналогичые описанным. 40

Таким образом в блоке 5 памяти последовательно запоминаются дискретные кодированные значения сигнала и соответствующие интервалы времени между ними, а в блоке 9 памяти запоминаются символы разделения, отделяющие дискретные кодированные значения сигнала от соответствующих интервалов времени между ними.

Для того, чтобы не снижать быстродействия регистратора, интервал времени, соответствующий минимальновозможноиуЬ|=1(. не запоминается.

При заполненйи блоков 5 и 9 памяти процесс регистрации сигнала

X(4l заканчивается и начинается считывание зарегистрированной информации из блоков 5 и 9 памяти. С генератора 10 тактовых импульсов на блок 12 управления поступают тактовые импульсы 1 8, а с него на блоки 5 и 9 памяти сигналы"Считывание", "Адрес", "Тактовые сигналы". Считанная информация из блока 5 и 9 памяти поступает на блок 6 восстановления формы сигнала, который разделяет кодированные значения сигнала от соответствующих интервалов времени. Разделение происходит по информации, считываемой из блока 9 памяти, которая также поступает на блок 12 управления для синхронной работы устройства. По дискретным кодированньм значениям сигнала и соответствующим интервалам времени (числу их повторений) блок 6 восстановления формы сигнала восстанавливает фбрму зарегистрированного сигнала. Далее кодированные значения восстановленного сигнала высвечиваются на блоке 7, Вывод зарегистрированной информации из блоков 5 и 9 памяти, а также последующее восстановление формы зарегистрированного сигнала осуществляется циклически. Поэтому для создания неподвижного иэображения на блоке 7 с него на блок 12 управления поступает синхронизнрующий сигнал

"К