Устройство для определения модуля трехмерного вектора

Устройство для определения модуля трехмерного вектора

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОДУЛЯ ТРЕХМЕРНОГО ВЕКТОРА, содержащее первый, второй и третий регист ры, первый, второй и третий сумматоры-вычитатели ,, первый и второй коммутаторы , первый дешифратор знака операндов, причем информационные выходы первого, второго и третьего сут маторов-вычитателей соединены с информационными входами соответственно первого, второго и третьего регистров, управляющие входы первого , и второго коммутаторов соединены с.входом номера итерации устройства, отличающееся тем, что, с целью повышения быстродействия , устройство содержит третий коммутатор, с первого по шестой вычитатели, четвертый, пятый и шестой сумматоры-вычитатели, второй и третий дешифраторы знака операндов , причем первые группы разрядных выходов первого, второго и третьего регистров соединены с входами первого операнда соответственно , первого, третьего и пятого вьгчнтателеи , выходы которых соединены с входами первого операнда соответственно , четвертого, третьего и пятого сумматоров-вычитателей, пыходы которых соединены соответственно с входом первого операнда первого сумматора-вычитателя , с информационным входом второго дешифратора знака операндов и с входом первого операнда второго сумматора-вычитателя, вторые группы разрядных выходов первого , второго и третьего регистров соединены с информационными входами соответственно первого, второго и третьего коммутаторов, первые 3 выходы которых соединены с входами второго операнда соответственно пер (Л вого Бычитателя, третьего вычитателя и пятого вычитателя, вторые выходы первого, второго и третьего коммутаторов соединены с входами первого операнда соответственно второго, четвертого и шестого вычитателей, выходы которых соединены с входами второго операнда соответственно втою рого сумматора-вычитателя, четвер00 09 того сумматора-вычитателя и шестого сумматора-вычитателя, вход второго операнда пятого сумматора-вычитателя и вход первого операнда шестого сумматора-вычитателя соединены с первыми выходами соответственно второго и первого коммутаторов, первые выходы которых соединены с входами второго операнда соответственно четвертого и второго вычитателей, вход второго операнда шестого вычитателя соединен с первым выходом третьего коммутатора, выход второго сумматора-вычитателя соединен с ин

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(5l) G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ь: 1 .а влВВЛВФРЮ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3592736/24-24 (22) 18.05.83 (46) 28.02.85. Бюл. ¹ 8 (72) Е.И. Духнич (71) Новороссийское высшее инженерное морское училище (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

¹- 445042, кл. С 06 F 7/38, 1974.

2, Парини А.Л. Система ДИВИК для решения сложных навигационных задач;

"Электроника", 1966, ¹ 18, с. 30-38 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

МОДУЛЯ ТРЕХМЕРНОГО ВЕКТОРА, содержащее первый, второй и третий регистры, первый, второй и третий сумматоры-вычитатели, первый и второй коммутаторы, первый дешифратор знака операндов, причем информационные выходы первого, второго и- третьего

E сумматоров-вычитателей соединены с информационными входами соответственно первого, второго и третьего регистров, управляющие входы первого, и второго коммутаторов соединены с входом номера итерации

„ I устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит третий коммутатор, с первого по шестой вычитатели, четвертый, пятый и шестой сумматоры-вычитатели, второй и третий дешифраторы знака операндов, причем первые группы разрядных выходов первого, второго и третьего регистров соединены с входами первого операнда соответственно, первого, третьего и пятого вычи„„Я0„„1142830 A тателей, выходы которых соединены с входами первого операнда соответственно, четвертого, третьего и пятого сумматоров-вычитателей, выходы которых соединены соответственно с входом первого операнда первого сумматора-вычитателя, с информационным входом второго дешифратора знака операндов и с входом первого операнда второго сумматора-вычитателя, вторые группы разрядных выходов первого, второго и третьего регистров соединены с информационными входами соответственно первого, второго и третьего коммутаторов, первые выходы которых соединены с входами второго операнда соответственно первого вычитателя, третьего вычитателя и пятого вычитателя, вторые выходы первого, второго и третьего коммутаторов соединены с входами первого операнда соответственно второго, четвертого и шестого вычитателей, выходы которых соединены с входами второго операнда соответственно второго сумматора-вычитателя, четвертого сумматора-вычитателя и шестого сумматора-вычитателя, вход второго операнда пятого сумматора-вычитателя и вход первого операнда шестого сумматора-вычитателя соединены с первыми выходами соответственно второго и первого коммутаторов, первые выходы которых соединены с входами второго операнда соответственно четвертого и второго вычитателей, вход второго операнда шестого вычитателя соединен с первым выходом третьего коммутатора, выход второго сумматора-вычитателя соединен с ин1142830 (2) формационным входом первого дешифратора знака операндов, выход которого соединен с управляющими входами второго, четвертого сумматоров-вычитателей и первым информационным входом третьего дешифратора знака операндов, второй информационный вход которого соединен с управляющими входами второго и шестого сумматоров-вычитателей и с выходом второго дешифратора знака операндов, Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированных ЦВИ.

Известны арифметические устройства для обработки координат вектора, предназначенные для решения за; дач, содержащих большое количество координатных преобразований. Эти устройства позволяют определить модуль вектора, заданного прямоугольными координатами (х, у) по формуле где % — коэффициент деформации модуля.

Они содержат сдвигающие регистры, коммутаторы, сумматоры-вычитатели и позволяют выполнять преобразования (1) в несколько раз быстрее, чем в традиционных арифметических устройствах (11.

На практике часто необходимо определить модуль трехмерного вектора

Преобразование (2) может быть выполнено с помощью указанных устройств за две операции типа (1).

Однако такое время реализации не всегда допустимо.

Наиболее близким по технической сущности к изобретению является устройстяо, работающее по алгоритму

Волдера Г?1. управляющий вход третьего коммутатора соединен с входом номера итерации устройства, выход шестого сумматора-вычитателя соединен с входом второго операнда третьего сумматора-вычитателя, выход третьего дешифратора знака операндов соединен с управляющими входами третьего и пятого сумматоров-вычитателей, выход первого сумматора-.вычитателя соединен с выходом устройства. где м, 1;, @; — значения Koop+HHcrT

1О и угла на i -й итерации;

Я, — оператор направлеЕ. ния вращения (1 = 1,2..., h ).

Недостатком таких устройств является большое время реализации преобразования.

Цель изобретения — повышение быстродействия путем сокращения щ времени преобразования в устройстве, Поставленная цель достигается тем, что в устройстве для определения трехмерного вектора, содержащее первый, второй и третий регист25 ры, первый, второй и третий сумматоры-вычитатели, первый и второй коммутаторы, первый дешифратор знака операндов, причем информационные выходы первого, второго и третьего сумматоров-вычитателей соединены с информационными входами соответственно первого, второго и третьего регистров, управляющие входы первого и второго коммутаторов соединены с входом номера итераций устройства, дополнительно введены третий коммутатор, с первого по шестой вычитатели, четвертый, пятый и шестой сумматоры-вычитатели, второй

1142830 и третий дешифраторы знака операндов, причем первые группы разрядных выходов первого, второго и третьего регистров соединены с входами первого операнда соответственно, первого, третьего и пятого вычитателей, выходы которых соединены с входами первого операнда соответственно четвертого, третьего и пятого сумматоров-выМитателей, вы- 10 ходы которых соединены соответственно .с входом первого операнда первого сумматора-вычитателя, с информационным входом второго дешифратора знака операндов и входом первого 15 операнда второго сумматора-вычитателя, вторые группы разрядных выходов первого, второго и третьего регистров соединены с информационными входами соответственно первого, второго 2р и третьего коммутаторов, первые выходы которых соединены с входами второго операнда соответственно первого вычитателя, третьего вычитателя и пятого вычитателя, вторые выходы 25 первого, второго и третьего коммутаторов соединены с входами первого операнда соответственно второго, четвертого и шестого вьгчитателей, выходы которых соединены с входами 3(. второго операнда соответственно второго сумматора-вычитателя, четвертого сумматора-вычитателя и шестого сумматора-вычитателя, вход второго операнда пятого сумматоравычитателя и вход первого операнда шестого сумматора-вычитателя соеди-. нены с первыми выходами соответственно второго и первого коммутаторов, первые выходы которых соеди- д11 иены с входами второго операнда соответственно четвертого и второго вычитателей, вход второго. операнда шестого вьгчитателя соединен с первым выходом. третьего коммутатора, выход ф5 второго сумматора-вычитателя соединен . с информационным входом первого дешифратора знака операндов, выход которого соединен с управляющими входами второго, четвертого сумматоров- 5О вычитателей и первым информационным входом третьего дешифратора знака операндов, второй информационный вход которого соединен с управляющими входами второго и третьего сумматоров-вычитателей и с выходом второго дешифратора знака операндов, управляющий вход шестого коммутатора соединен с входом номера итерации устройства, выход шестого сумматора-зычитателя соединен с входом второго операнда третьего сумматоравычитателя, выход третьего дешифратора знака операндов соединен с управляющими входами третьего и пятого сумматоров-вычитателей, выход первого сумматора-вычитателя соединен с выходом устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 функциональная схема (вариант) коммутаторов 4 — 6; на фиг. 3 — микропрограмма работы блона управления.

Устройство (фиг. 1) содержит регистры 1 — 3, коммутаторы 4 — 6, с первого по шестой вычитатели 7-12, с первого по шестой сумматоры-вычитатели 13-18, первой — третий дешифраторы знака операндов 19-21 и вход номера итерации устройства 22.

Коммутаторы 4 — 6 (фиг. 2) содержат дешифратор íà tn входов„ на которые подается код номера итерации, и и выходов. Все выходы дешифратора подключаются к входам первой группы из и конъюнкторов, а первые п /2 выходов — к второй группе из и /2 конъюнкторов. Вторые входы конъюлкторов подключены к выходам регистра .таким образом, чтобы с выхода 1 коммутатора получалось число, сдвину-.ое а i разрядов, а с выхода 2 — на ".:1 разрядов.

Работу устройства можно описать следующими выражениями:

Х; „=Х.(1-2 )+P-,J,(2 — 2 ) .z,2

V.„« .2 +р.X,(r -22 I р (,.(< Z IZ

2;,„=2,(2 2 )+f.x.2 -y,÷.у;(.2 ); причем

Перед началом итерационного процесса (4) значения координат х находятся в регистрах 1-3 соответственно, С началом очередной итерации с выхода блока управления 22 устройства псдается сигнал, соответствующий ее номеру {например, от счетчика итерации), по которому

1142830 коммутаторы 4-6 настраиваются таким образом, чтобы с их первого выхода снималось число („ ю или 2 ), сдвинутое на i разрядов, а с второго — на 2 i разрядов. При этом с 5 выхода вычитателя 7 получается значение х;(1-2 ), с выхода сумматора-вычитателя 13 — значение ; (1-2 )+

+ и ;(2 -2 ), а с выхода сумматора-вычитателя 14 получается значение x;+„, которое записывается в регистр 1 вместо числа х, . Аналогично с выходов сумматоров-вычитателей

16 и 18 получаются значения ;,„ и которые записываются в регистры 2 и 3, а также проанализируются дешифраторами 19 и 20. Дешифратор

21 служит для определения значений

М; 1, по которым в следующей итерации сумматоры-вычитатели 15, 18 настраиваются на выполнение сложения или вычитания.

После выполнения итераций (где и — разрядность операндов) исходный вектор совпадает с осью х и в регистре 1 записывается значение и

t = П (1 — 2 + 2 ) — деформагде ция модуля, Эффективность изобретения заключается в повышении быстродействия в два раза при увеличении объема оборудования примерно в полтора раза.

ВНИИПИ Заказ 7

Тираж 710 Подписи

Филиал ППП "Патент", г. Уагород, ул. Проектная, 4