Микропрограммное устройство управления с контролем

Микропрограммное устройство управления с контролем

Иллюстрации

Показать все

Реферат

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрокоманд, регистров записи, где N - количество автономных микропрограмм , N элементов задержки,N коммутаторов записи, счетчик опроса дешифратор опроса, (N+1) блоков элементов И,

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ (21) 3587382/24-24 (22) 04.05.83 (46) 28.02.85. Бюл. Ф 8 (72) В.С. Харченко, Г.Н. Тимонькин, С.Б. Никольский и C,Í. Ткаченко (53) 681.3(088.8) (56} 1. Авторское свидетельство СССР

Р 474806, кл. G 06 F 15/02, 1974.

2. Авторское свидетельство СССР

1р 596947, кл. G 06 F 9/22, 1978.

Зе Авторское свидетельство СССР

В 959080, кл. G 06 F 9/22, 1980 (прототип). (54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ С KOHTPOJIEH, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрокоманд, Я регистров записи, где К вЂ” количество автономных микропрограмм, К элементов задержки, М коммутаторов записи, счетчик опроса; дешифратор опроса, (К+1) блоков элементов И, (2М +1) элементов И, М элементов ИЛИ-HF, элемент ИЛИ, триггер режимов работы, триггер управления и генератор импульсов

I причем вход логических условий устройства является первым информационным входом блока формирования адреса, вход кода операции устройства является торым информационным входом блока формирования адреса,. выход которого соединен с адресным входом блока постоянной памяти, выход блока постоянной памяти соединен с информационным входом регистра микрокоманд, выходы адреса и кода логических условий которого соединены соответственно с третьим инфорт

„„SU „„1142832

4(5ц G 06 F 9/22 С 06 Р 11/00 мационным и первым управляющим входами блока Аормирования адреса, единичный выход триггера управления сое-. динен с входом генератора импульсов, первый и второй выходы которого соединены соответственно с входом синхронизации блока формирования адреса микрокоманд и входом синхронизации регистра микрокоманд, выход

j -го блока элементов И, где i = 1,М, соединен с первым информационным входом i ãо регистра записи, 1-й вход .дешифратора опроса со динен а первым входам -га элемента й, где = (И+1), 2 й, выход (2М+1) -ro элемента И соединен со счетным входом первого счетчика опроса, выход которого соединен с входом дешифратора опроса, выход микроопераций регистра микрокоманд является выходом микроопераций устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения досто верности контроля, в устройство введены коммутатор управления счетчиком, счетчик выборки, дешифратор выборки, 4Ê нинн .m формирователей, блок управления пуском, содержащий элемент И, дешифратор, первый и второй элементы ИЛИ, а также блок управления остановом, содержа. щий наборное поле, H схем сравнения, где .n — - количество автономных микропрограмм, первый и второй элементы

ИЛИ, элемент И и одновибратор, причем выход признака автономной микропрограммы регистра микрокоманд, соединен с информационным входом . каждого -ro блока элементов И, выход выдачи задания и считывания

1142832 признака автономной микропрограммы .регистра микрокоманд соединен с первым информационным входом коммутатора управления счетчиком, с управляющим входом каждого -го блока элементов И и с первым управляющим входом каждого i-ro коммутато. ра записи, выход выдачи результата регистра микрокоманд соединен с вто+ рым информационным входом коммутатора управления счетчиком и вторым управляющим входом каждого -го коммутатора записи, выход режима обработки основной микропрограммы регистра микрокоманд соединен с единичным входом триггера режимов работы, с вторым управляющим входом блока формирования адреса микрокоманд, а также с первым входом элемента ИЛИ, выход режима обработки автономной микрокоманды регистра микрокоманд соединен с вторым входом элемента ИЛИ и с нулевым входом триггера режимов работы, единичный выход которого соединен с первым, ! управляющим входом коммутатора управления счетчиком, нулевой вьйод триггера режимов работы соединен с вторым управляющим входом коммутатора управления счетчиком, выход которого соединен со счетным входом счетчика выборки, выход элемента

ИЛИ соединен с установочным входом счетчика выборки, выход которого соединен с входом дешифратора выборки, i-й выход дешифратора выборки соединен с первым входом j-ro элемента И, первый выход генератора импульсов соединен с вторым входом каждого i-го элемента И, выход которого соединен с первым и вторым входами синхронизации l-ro регистра, записи, первый выход которого соединен с информационным входом -го шинного формирователя, второй выход -ro регистра записи соединен с информационным входом

j-ro шинного формирователя, выход

j-ro элемента И соединен с прямыми управляющими входами i-го и j-ro шинных формирователей, с инверсными управляющими входами 4-ro u j.-ro шинных формирователей, где

- ГВГбТГЗ, - 7ЛТГьЬ с входом (-ro элемента задержки, выход которого соединен с первым и вторым установочными входами

3-ro регистра записи, выходы -ro и,j -го шинных формирователей соеди" нены с шиной данных и с.шиной адреса соответственно, входы g-го и ра-ro шинных формирователей соединены с шиной данных и с Йиной адреса соответственно, выходы 4 --го и р-го шинных формирователей соединены с первым и вторым входами

j-ro элемента ИЛИ-НЕ соответственно

Э выход И-го элемента ИЛИ-НЕ соединен с вторым входом N-го элемента И, выход Й-ro элемента ИЛИ-НЕ соединен с первым входом (28 +1)-ro элемента И, второй вход которого соединен с вторым выходом генератора импульсов, М-й выход дешифратора опроса соединен с установочным входом счетчика опроса, входы заданий и результата операндов устройства являются первым и вторым информационными входами соответственно каждого

i-го коммутатора записи, информационный вход (И+1)-ro блока элементов И соединен с шиной данных, выход (8+1)-го блока элементов И соединен с четвертым информационным входом блока формирования адреса микрокоманд, шина адреса соединена с входом элемента И и с входом дешифратора блока управления пуском, выходы дешифратора блока управления пуском соединены с пятым информационным входом блока формирования адреса и с соответствующими входами первого элемента ИЛИ блока управления пуском, выход которого соединен с первым входом второго элемента ИЛИ, выход элемента И блока управления пуском соединен с управляющим входом (И+1}-ro блока элементов И и с вторым входом второго элемента ИЛИ блока управления пуском, выход которого соединен с единичным входом триггера управления, вход пуска устройства соединен с третьим входом второго элемента ИЛИ блока управления пуском, выходы наборного поля блока управления остановом соединены с первыми входами соответствующих схем сравнения, выход (М+1)-ro блока элементов И соединен с вторыми входами схем сравнения блока управления остановом, выход каждой схемы сравнения соединен с соответствующим входом первого элемента ИЛИ блока управления остановом, выход первого элемента ИЛИ соединен с инверсным входом элемента И блока управления останова, вход останова устройства соединен с первым входом

1142832 второго элемента ИЛИ блока управления остановом, выход элемента И блока управления пуском соединен с входом одновибратора блока управления остановом, выход одновибратора соединен с прямым входом элемента И блока управления остановом, выход элемента И соединен с вторым

Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении микропрограммных устройств управления распределенных вычислительных систем, проектируемых на однотипных БИС.

Известно микропрограммное устройство управления, содержащее арифметический блок, блоки памяти адресов и микроопераций, счетчик команд, регистры, дешифратор, логические элементы И и ИЛИ (1 .

Недостатком известного устройства-являются низкие функциональные возможности, обусловленные тем, что структура устройства не позволяет увеличивать объем реализуемых программ путем введения дополнительных однотипных устройств.

Известно также микропрограммное устройство управления, содержащее арифметический блок, матрицу микропрограмм, счетчик команд, регистр адреса передачи управления, дешифратор, регистр адреса возврата, элементы И и ИЛИ 23. . Недостатком данного устройства является низкое быстродействие, обусловленное нерациональным использованием каждого микропрограммного устройства управления, что приводит к большому времени простоя устройства и вычислительной системы в целом.

Наиболее близким к изобретению по технической сущности и достигае.мому положительному эффекту является микропрограммное устройство управления, содержащее арифметический блок, выход которого соединен с первым входом первого блока элементов И, входом второго элемента ИЛИ блока управления остансвом и является выходом ошибки устройства, выход микрооперации конца работы регистра микпокоманд соединен с третьцм входом второго элемента ИЛИ блока управления остановом,выход которого соединен с нулевым входом триггера управления. г выход которого соединен с адресным входом блока памяти адресов, первый выход которого соединен с .адресным ,входом блока памяти микроопераций, выход которого соединен с входом арифметического блока и первыми входами второго и третьего блоков элементов И, выход второго блока элементов И через регистр адреса ,возврата соединен с вторым входом третьего блока элементов И, выход которого соединен с первым информационным входом счетчика команд, выход которогб соединен с вторым входом второго блока элементов И и с первыми входами группы блоков элементов И, вторые входы которых подключены к выходам дешифратора соответственно, выходы группы блоков элементов И являются информационными выходами устройства, вход дешифратора соединен с выходом регистра . адреса передачи. управления, выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с инверсным входом четвертого блока элементов И, пямой вход которого соединен с вторым выходом блока памяти адресов, а выход четвертого блока элементов .И подключен к второму информационному входу счетчика команд, третий информационный вход которого соединен с выходом пятого блока элементов И, первый вход которого соединен с выходом первого

35 элемента ИЛИ, второй вход — с выходом первого блока элементов ИЛИ,входы которого подключены к первым адресным входам устройства, выход второго блока элементов ИЛИ соединен

40 с вторым входом первого блока эле. ментов И, первый вход второго блока

1142832 элементов ИЛИ соединен с выходом счетчика команд, второй вход — с вы-. ходом регистра автономных микропрограмм, установочный вход которого соединен с установочным входом 5 регистра адреса передачи управления, инверсным входом шестого блока элементов И и выходом второго элемента ИЛИ, выход которого соединен с выходом первого блока элементов ИЛИ, 10 выход шестого блока элементов И соединен с первым входом третьего блока элементов ИЛИ; второй вход которого подключен к вьжоду седьмого блока элементов И, третий вход - 15 к второму адресному входу устройства, четвертый вход — к выходу восьмогоблока элементов И, выход третьего блока элементов ИЛИ соединен с информационным входом регистра автоном- 20 ных программ, третий выход блока памяти адресов соединен с первыми входами девятого, десятого, одиннадцатого и вторым входом шестого блоков элементов И, третий вход 25 последнего соединен с выходом первого элемента ИЛИ, четвертый вход шестого блока элементов И соединен с четвертым выходом блока памяти адресов, пятый выход которого соединен gp с инверсным входом десятого блока элементов И, с первым входом вось мого блока элементов И, с вторым входом одиннадцатого блока элементов И и через последовательно соеди- >5 ненные элемент НК и первый элемент задержки с установочным входом буферного регистра, информационный вход которого подключен к выходу одиннадцатого блока элементов И, > выход буферного регистра соединен с вторым входом восьмого блока элементов И, третий вход которого подключен к выходу арифметического блока, шестой выход блока памяти адресов подключен к второму входу девятого блока элементов И, выход которого является адресным выходом устройства, выход десятого блока элементов И соединен с информацион- 50 ным входом регистра адреса передачи управления, выход первого элемента ИЛИ через второй элемент задержки подключен к первому входу седьмого блока элементов И, второй 55 вход которого соединен с вто" рым выходом блока памяти адресов С31.

Недостатками указанного устройства являются узкая область применения и низкая достоверность функционирования, Узкая область применения обусловлена тем, что структура устройства ограничивает производительность системы, построенной на однотипных модулях, ввиду отсутствия технических средств, позволяющих гибко перераспределять выполнение вычислительных задач и связанных с ними задач управления.

Нерациональное использование каждого модуля распределенной вычислительной системы снижает ее потенциальные возможности. Структура микропрограммного устройства управления такова, что при выполнении основных микропрограмм в данном модуле другие модули распределенной вычислительной системы могут реализовать автономные микропрограммы (АИП) в соответствии с передаваемыми на них адресами. Основной микропрограммой назовем микропрограмму, которая вызывает выполнение автономных микро- программ и стандартных микропрограмм в других модулях распределенной вычислительной системы и использует результаты их выполнения для своей реализации: A%I будет называть микропрограмму, результат выполнения которой одинаков для всех модулей вычислительной системы и не зависит от результата выполнения предыдущих микрокоманд основной микропрограммы. АМП является частным случаем стандартной микропрограммы (СИП). За счет распределенной реализации АМП повьппается быстродей- ствие устройства. Однако при вызове

СИП модуль распределенной вычислительной системы приостанавливает выполнение основной микропрограммы и выполняет СИП. При этом не реализует возможность одновременного (параллельного) выполнения основной микропрограммы и СИП разными модулями вычислительной системы. Область применения устройства ограничи- вается также.тем, что в нем отсутствуют технические средства, способные управлять накоплением и выдачей результатов выполнения нескольких автономных микропрограмм. Это уменьшает число закрепленных за -м модулем микропрограмм, которые могутбыть отнесены к числу автономных.

1142832

Таким образом, невозможность парал- лельного выполнения основных микропрограмм и СИП, а также накопления и выдачи результатов выполнения нескольких ANII в одном модуле снижают производительность распределенной вычислительной системы в целом, а следовательно, существенно ограничивают область применения устройства. Низкая достоверность функционирования обусловлена отсутствием контроля передачи информации можду модулями распределенной вычислительной системы. За счет предварительного распределения выполнения микропрограмм за модулями вычислительной системы возможен контроль .правильности передачи адресов передачи управления путем сравнения принимаемого адреса и адреса, хранящегося в модуле, на который происходит передача управления. Данная возможность не реализована, что приводит к низкой достоверности функционирования.

Цель изобретения — повышение достоверности контроля устройства.

Поставленная цель дсстигается тем, что в микропрограммное устройство управления с контролем, содержащее блок постоянной памяти, блок формирования адреса микрокоманд, регистр микрономанд, N регистров записи, t4 элементов задержки, где М вЂ” количество автономных микропрограмм, 8 коммутаторов записи, счетчик опроса, дешифратор опроса, М+1 бло сов элементов И, (2й +1) элементов И, М элементов ИЛИ-НЕ, элемент ИЛИ, триггер режимов работы, триггер управления и генератор импульсов, причем вход логических условий устройства является первым информационным входом блока формирования адреса, вход кода операции устройства является вторым информационным входом блока формирования адреса, выход которого соединен с адресным входом блока постоянной памяти, выход блока постоянной памяти соединен.с информационным входом регистра микрокоманд, выходы адреса и кода логических условий которого соединены соответственно с третьим информационным и первым управляющим входами блока формирования адреса, единичный выход триггера управления соединен с вхо5

SO

55 дом генератора импульсов, первый и второй выходы .которого соединены соответственно с входом синхронизации блока формирования адреса микрокоманд и входом синхронизации регистра микрокоманд, выход -го блока элементов И, где,i = 1, N, соединен с первым информационным входом

l-го регистра записи, i -й вход дешифратора опроса соединен с первым входом j-го элемента И, где (+1), 2 N, выход (2й+1)-го элемента И соединен со счетным входом первого счетчика опроса, выход которого соединен с входом дешифратора опроса, выход микроопераций регистра микрокоманд является выходом ми кроопераций устройства, дополнительно введены коммутатор управления счетчиком, счетчик выборки, дешифратор выборки, 48 шинных формирователей, блок управления пуском, содержащий элемент И, дешифратор, первый и второй элементы ИЛИ, а также блок управления остановом, содержащий и схем сравнения, где. и — количество автономных микропрограмм, закрепленных за данным модулем, наборное поле, первый и второй элемент ИЛИ, элемент И и одновибратор, причем выход признака автономной микропрограммы регистра микрокоманд соединен с информационным входом каждого 1-го блока элементов И, выход выдачи задания и считывания признака автономной микропрограммы регистра мнкрокоманд соединен с первым информационным входом коммутатора управления счетчиков, с управляющим входом каждого -го блока элементов И и с первым управляющим входом каждого i-ro коммутатора записи, выход выдачи результата регистра микрокоманд соединен с вторым информационным входом коммутатора управления счетчиком и вторым управляющим входом каждого i-го коммутатора записи, выход режима обработки основной микропрограммы регистра микрокоманд соединен с единичным входом триггера режимов работы, с вторым управляющим входом блока формирования адреса микрокоманд, а также с первым входом элемента ИЛИ, выход режима обработки автономной микропрограммы регистра микрокоманд соединен с вторым входом элемента ИЛИ

1142832 и с нулевым входом триггера режимов работы, единичный выход которого соединен с первым управляющим входом коммутатора управления счетчиком, нулевой выход триггера режимов рабо.ты соединен с вторым управляющим входом коммутатора управления счетчиком, выход которого соединен со . счетным входом второго счетчика выборки, выход элемента ИЛИ соединен с установочным входом счетчика выборки, выход которого соединен с входом дешифратора выборки, i-и выход дешифратора выборки соединен с первым входом i-го элемента И, первый выход генератора импульсов соединен с вторым входом каждого i-го элемента И, выход которого соединен с первым и вторым входами синхронизации, -ro регистра записи, первый выход которого соединен с информационным входом .i-ro шинного формирователя, второй выход i-ro регистра записи соединен с информационным входом j-ro шинного формиро25 вателя, выход 1 -го элемента И соединен с прямыми управляющими вхо-. дами 3 -ro u j --ro шинных формирователей, с инверсными управляющими входами 4 -го и р.-го шинных форми- ЗО роеателей где 4= (2М +1),3 N, (3 1 т1),4М н о 1-м элементом задержки, выход которого соединен с первым и вторым установочными входами 1-го регистра записи, выходы 35 -го и j -ro шинных формирователей соединены с шиной данных и с шиной адреса соответственно, входы

1-ro и ра-ro шинных формирователей соединены с шиной данных и с шиной 40 адреса соответственно, выходы g-го и р-го шинных формирователей соединены с первым и вторым входами

1-го элемента ИЛИ-НЕ соответственно, выход N-ro элемента ИЛИ-НЕ соеди-. 5 нен с вторым входом М-ro элемента

И, выход М-ro элемента ИЛИ-НЕ соединен с первым входом (2 N +1)-ro элемента И, второй вход которого соединен с вторым выходом генерато- 5О ра импульсов, М-й выход дешифратора опроса соединен с установочным входом счетчика опроса, входы заданий и результата операндов устройства являются первым и вторым инфор-, 55 мационными входами соответственно каждого j-го коммутатора записи, информационный вход (Я+1)-го элементов И соединен с шиной данных, выход (N+1)-ro блока элементов И сое-. динен с четвертым информационным входом блока формирования адреса микрокоманд, шина адреса соединена с входом элемента И и с входом дешифратора блока управления пуском, выходы которого соединены с пятым входом блока формирования адреса и с входами первого элемента ИЛИ блока управления пуском, выход которого соединен с первым входом второго элемента ИЛИ, выход элемента И блока управления пуском соединен с управляющим входом (М+1)-ro блока элементов И и с вторым входом второго элемента ИЛИ блока управления пуском, выход которого соединен с единичным входом триггера управления, вход пуска устройства соединен с третьим входом второго элемента ИЛИ блока управления пуском, выходы наборного поля соединены с первыми входами соответствующей схемы сравнения, выход ((+1)-ro блока элементов И соединен с вторыми входами схем сравнения блока управления остановом, выход каждой схемы сравнения соединен с соответствующим входом первого элемента ИЛИ блока управления остановом, выход которого соединен с инверсным входом элемента И этого блока, вход останова управляющего входа устройства соединен с первым входом второго элемента ИЛИ блока управления ос-.. тановом, выход элемента И блока управления пуском соединен с входом одновибратора блока управления остановом, выход которого соединен с прямым входом элемента И этого блока, выход элемента И соединен с вторым входом второго элемента ИЛИ блока управления остановом и является выходом ошибки устройства, выход микрооперации конца работы регистра микрокоманд соединен с третьим входом второго элемента ИЛИ блока управления остановом, выход которого соединен с нулевым входом триггера управления.

Сущность изобретения состоит в расширении области применения устройства путем введения технических средств, позволяющих осуществлять параллельное выполнение основной микропрсграммы, автономных микропрограмм и стандартных микропрограмм

1142832

10 несколькими модулями распределенной вычислительной системы. За счет гибкого распределения выполнения автономных микропрограмм и стандартных микропрограмм между модулями S распределенной вычислительной системы при передаче управления на другие микропрограммные устройства управления и использовании результатов вью полнения стандартных микропрограмм другими модулями повышается производительность распределенной вычислительной системы в целом. Формирование команды на выполнение стандартных микропрограмм и передача 15 исходных данных и адресов стандартных микропрограмм на другие модули вычислительной системы происходит: заблаговременно до того момента времени, когда по ходу выполнения 20 основной микропрограммы необходимы результаты выполнения стандартных микропрограмм. Кроме того, сущность изобретения состоит в повышении достоверности функционирования на основе контроля передаваемой информации между модулями распределенной вычислительной системы. Достоверность повьппается за счет предварительного распределения адресов пере- 3Q дачи управления между модулями распределенной вычислительной системы и последующего контроля правильности формирования адресов передачи управления. Адреса передачи управления на приемной стороне вырабатываются генераторами констант и сравниваются с передаваемыми адресами, если передача- управления производится на данный модуль распре- 4р деленной вычислительной системы. При несовпадении адресов вырабатывается сигнал ошибки, который прекращает работу устройства.

Введение коммутатора управления 43 счетчиком, счетчика выборки, дешифратора выборки и обусловленных ими связей позволяет осуществлять запись в первый М -й регистры записи задания на выголнение АМП и СИП либо SO результата нх выполнения.

Введение блока управления пуском и обусловленных им связей позволяет производить запуск устройства внешним сигналом, игналом при вы у полнении АМП и СИП данным модулем н сигналом при передаче управления на данное устройство.

Введение блока управления остановом и обусловленных им связей позволяет осуществлять контроль правильности передачи управления (адресов передачи управления) на данное уст- . ройство и останов устройства при искажении переданного адреса, а также производить внешний останов и останов от сигнала микрооперации данного устройства.

Введение первого — 4N-го шинных формирователей и обусловленных ими связей позволяют осуществлять прием и передачу информации из шины адреса и шины данных.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления; на фиг. 2— функциональная схема блока формирования адреса микрокоманд на фиг. 3функциональная схема блока управления пуском, на фиг. 4 — функциональная схема блока управления остановом на фиг. 5 — функциональная схема наборного поля.

Устройство содержит блок 1 постоянной памяти микропрограмм (ПЗУ1ИП) блок 2 формирования адреса микрокоманд, регистр 3 микрокоманд с полями: 4 — адреса следующей микрокоманды, 5 — кода логическ ;х условий, 6 — микроопераций, 7 — метки режима обработки автономной микропрограммы (АМП), 8 — метки режима обработки основной микропрограммы, 9 — метки выдачи результата, 10— метки выдачи задания и считывания признака АИП, 11 — признака АИП, первый — И -й регистры 12.1 — 12,,Н записи соответственно, первый — N --й элементы 13.1 — 13.М задержки соответственно, первый — М -й коммутаторы 14. 1 — 14. М записи сгответственно, коммутатор 15 управления счетчиком, счетчик 16 выборки, счетчик 17 адреса, блок 18 управле-. ния пуском, дешифратор 19 выборки, дешифратор 20 опроса, (М+1)-й блок элементов И 21, блоков элементов И

22.1 — 22.И соответственно. элементов И 23.1 - 23.М соответственно, (И+1)-й элемент И 24, (И+1)-ю— вторую группу из М элементов И

25.1 — 25 М соответственно, первую группу из М шинных формирователей

26. 1 — 26.М. соответственно, первую группу из и блоков 27.1 — 27. М шинных формирователей соответствен1142832

I? но, вторую группу из блоков 28.1

28 и шинных формирователей соответственно, третью группу из блоков 29.1 — 29. шинных формирователей соответственно, первый — N -й элементы ИЛИ-НЕ 30.1 — 30. М соответственно, блок 31 управления остановом, элемент ИЛИ 32, триггер 33 режимов работы, триггер 34 управления, генератор 35 импульсов, управ10 ляющий вход 36 устройства, вход

36 ° 1 пуска, вход 36.2 останова, вход

37-операндов устройства, вход 37. 1 заданий CMII> вход 37.2 результата

CMH и АМП, вход 38 логических условий устройства, вход 39 кода операции устройства, выход 40 микроопераций устройства, шину 41 передачи данных, вход 41.1 начального адреса передачи управления, шины

42 передачи адреса, вход 42.1 номера модуля и признака AMII, выход 43 ошибки устройства..

Блок 2 (фиг. 2) формирования адреса микрокоманд содержит элемент

ИЛИ 44, блок элементов ИЛИ 45, шифратор 46, коммутатор 47, регистр 48, мультиплексор 49, входы 50.1 — 50,ь признака АМП, вход 51 синхронизации, вход 52 метки основной микро- З0 программы.

Блок 18 (фиг. 3) управления пуском содержит элемент И 53, дешифратор 54, первый элемент ИЛИ 55, второй элемент ИЛИ 56. 35

Блок 31 (фиг ° 4) управления остановом содержит наборное поле 57,п схем сравнения 58.1 †. 58. и соответственно, первый элемент ИЛИ 59, второй элемент ИЛИ 60, одновибра- 40 тор 61, элемент И 62.

Наборное поле 57 (фиг. 5) содержит генератор 63 "нуля" и элемент НЕ 64.

Блок постоянной памяти (фиг. 1) 45 предназначен для хранения микрокоманд основной микропрограммы, стандартных микроподпрограмм и автономных микропрограмм. Стандартная микроподпрограмма (СМП) отличается 50 от автономной микропрограммы (АМП) тем, что при каждом выполнении

СИП необходимы исходные данные, которые передаются на другой модуль распределенной вычислительной системы..55

Регистр 3 микрокоманд предназна чен для записи и хранения считанной из ЩУ1МП микрокоманды.

Регистры 12. 1 — 12. М (фиг. 2) записи предназначены для записи заданий (данных) для обработки

СМП начального адреса передачи управления Ац ч, результата обработки CMII и АМП, номера модуля и признака AMII. Элементы задержки 13.1

13 ° N предназначены для задержки фор.. мирования импульсов сброса регистров 12.1 — 12. М .

Коммутаторы 14.1 — 14.М записи коммутируют прохождение заданий (длинных) для СМП и результата обработки СМП u AMII на регистры 12.1

12. 8 в зависимости от управляющих сигналов, поступающих с полей 9, 10 регистра 3.

Коммутатор 15 управления счетчиком предназначен для коммутации сигналов, поступающих с полей 9, 10 регистра 3. Счетчик 16 выборки предназначен для задания номера:одного из регистров 12,.1 — 12.Н записи.

Счетчик 17 служит для задания номеров регистров 12.1 — 12.I4 записи при их опросе.

Дешифратор 19 выборки предназначен для выборки регистров 12.1 t2. N записи в зависимости от кода поступающего со счетчика 16. Дешифратор 20 опроса предназначен для опроса регистров 12.1 — 12.М при считывании из них информации в шины 41 и 42. (В+1)-й блок элементов И 21 служит для формирования начального адреса микропрограммы при передаче управления на данное устройство.

Группа блоков элементов И 22. 1

22.Я служит для формирования признака АМП, поступающего с поля 11 регистра 3, при поступлении единичного управляющего сигнала с поля

10 регистра 3. Группа элементов

И 23.1 — 23. М предназначена для формирования синхроимпульсов записи информации в регистры 1.2 ° 1 — 12 Pl записи. (28 +1)-й элемент И 24 служит для формирования импульсов опроса регистров 12.1 — 12.М, группа элементов 25.1 — 25.8 предназначена для формирования импульсов опроса регистров записи.

Первая группа 26.1 — 26.,й шинных формирователей предназначена для передачи данных и начального адреса микропрограммы"при передаче управления на другое микропрограммное

1142832!

Вторая группа 27.1 — 27.N шинных М=У Х.Л. формирователей предназначена лля пе- 1111! м

Л;= K

1 . ) 1 — если в соответствующем разряде поля 5 регистра 3 за-вписана "1"

K. — если в соответствующем

j где 3

Ф устройство управления (МПУУ) модуля распределенной вычислительной системы с контролеМ. редачи признака АМП и номера моду.— ляМ,„при передаче управления на другое МПУУ.

Третья группа 28.1 — 28.N шинных формирователей предназначена для приема информации из шины 41 передачи данных.

Четвертая группа 29.1 — 29.М шинных формирователей предназначена для приема информации из шины 42 адреса.

Группа элементов ИЛИ-НЕ 30.1

30. N служит для формирования управляющих сигналов при наличии свободных шин 41 и 42.

Элемент ИЛИ 32 предназначен для формирования импульса сброса счетчика 16 выборки. Триггер 33 режимов работы служит для задания режимов работы МПУ. Триггер 34 управления предназначен для управления работой генератора 35 синхроимпульсов. Генератор 35 синхроимпульсов формирует на своих выходах две последовательности"сдвинутых друг отно- ® сительно друга синхроимпульсов Ф и ь 1

Шина 41 (фиг. 1 и фиг. 2) передачи данных предназначена для передачи данных и начальных адресов передачи управления А другим анало- 35 науч гичным МПУУ.

Шина 42 (фиг. 1 и 2) передачи адреса служит для передачи признака, AM1I и передачи номера модуля М модуля.

Блок 2 (фиг. 3) формирования 40 адреса микрокоманд предназначен для формирования исполнительного адреса очередной микрокоманды. С входа 39 устройства на вход коммутатора 47: поступает начальный адрес основной 4> микропрограммы при передаче управления на данные МПУУ, На входы 50.1

50.N блока 2 поступают признаки АМП, соответствующие АМП, хранящимся в блоке 1 постоянной памяти (фиг. 1) . >t

Шифратор 4б определяет начальный адрес АМП или СМП (в зависимости от передачи данных на данный модуль) и посылает его на коммутатор 47.

Последний в зависимости от потенциа- 55 ла на входе 52 комментирует прохождение информации на вход блока .элементов ИЛИ 45.

Мультиплексор 49 реализует следующую логическую функцию

I где к; — значение i-ão логического условия на входе 38; разряде поля 5 регистра 3 записан "0", — разрядность кода логических условий, поступающих на вход блока формирования адреса; — разрядность значений ! логических условий, поступающих на вход 38

МПУУ, причем и с 2

Элемент"ИЛИ 44 предназначен для модификации разряда адреса следующей микрокоманды в соответствии со значениями проверяемого логического условия.

Блок элементов ИЛИ 45 формирует исполнительный адрес микрокоманды, а регистр 48 служит для его записи.

Блок 18 (фиг. 4) предназначен для управления пуском устройства, Элемент И 53 служит для формирования сигнала пуска устройства при передаче управления на данное устройство.

Дешифратор 54 формирует на своем выходе управляющие сигналы при совпадении кода признака АМП с кодом, который он преобразует. Если в распределенной вычислительной системе с контролем общее количество СМП и

АМП равно К и за данным модулем закреплено и СМП и АМП, то дешифратор 54 имеет и выходов,а количество разрядов кода признака AMIT передающегося по шине адреса, равно)И К(.

Элемент ИЛИ 55 предназначен для формирования сигнала пуска при передаче управления на данное устройство при выполнении АМП. Элемент ИЛИ -5б формирует сигнал пуска устройства при внешнем запуске устройства, передаче управления с другого микропрограммного устройства управления модуля распределенной вычисли15

1142832 тельной системы с контролем, передаче управления на данное устройство для выполнения АМП и СМП.

Блок 31 (фиг. 5) предназначен для управления остановом устройства пос- 5 ле окончания выполнения основной микропрограммы, стандартных микроподпрограмм и автономных микропрограмм, а также выключает устройство при внешнем останове, Кроме того, блок 31 производит контроль правильности передачи управления на данное устройство путем сравнения кода начального адреса микропрограммы А„д„ поступающего с шины 41 (фиг. 1 и 2) передачи данных, с кодами, формируемыми на наборном поле 57 (фиг. 5).

При искажении кода, поступающего с шины 41, блок 31 (фиг. 5) формирует сигнал ошибки, который включает 2Î устройство и поступает в шину 41 передачи данных. Работа блока 31 начинается с момента прихода кода начального адреса микропрограммы на входы схем сравнения 58.1 — 58.п 2- > с выхода блока элементов И 21 (фиг.1), На другие входы схем сравнения поступают коды начальных адресов А„ с наборного поля 57. Количество схем сравнения и генераторов кон- 30 стант равно количеству различных начальных адресов При совпадении кодов схема сравнения 58 выдает единичный сигнал, который постуйает на инверсный вход элемента И 62. 35

Одновременно с поступлением на вход блока 31 кода начального адреса А„ „ на другой вход блока 31 поступает сигнал от блока 18 (фиг. 1). Этот сигнал, поступая на вход одновибратора 61 и задерживаясь на время срабатывания первого элемента ИЛИ 59 и схемы сравнения 58.1., подается на прямой вход элемента И 62. В результате на выходе элемента И 62 не формируется единичный сигнал. Таким. образом, при совпадении кодов элемент И 62 не формирует сигнала ошибки. При несовпадении кодов на инверсный вход элемента И 62 посту- о пает нулевой сигнал. Жри поступлении на прямой вход элемента И 62 единичного сигнала на выходе элемента И 62 формируется сигнал ошибки, который поступает на выход 40 55 устройства (фиг. 1) и через второй элемент ИЛИ 60 — на Р -вход триггера 34 управления (фиг, 1). Кроме того, второй элемент ИЛИ 60 позволяет формировать сигнал останова МПУУ при внешнем выключении устройства, а также при поступлении сигнала останова от своего МПУУ.

Наборное поле 57 (фиг. 6) предназначено для формирования кода

I-го начального адреса А ц, по науч которому запускается о