Устройство для контроля статистических анализаторов (его варианты)

Устройство для контроля статистических анализаторов (его варианты)

Иллюстрации

Показать все

Реферат

 

1. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот , блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с первын тактовым входом блока контроля образцового сигнала, с информационными входами первого формирователя образцового сигнала и через блок задержки с вторым тактовым входом блока контроля образцового сигнала и. с, информационными входами второго формирователя образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной , зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содер- , жит два счетчика и запоминающий блок, причем счетные входы первого и второго счетчиков являются первым и вторым тактовыми входами блока контроля образцового сигнала соответственно , выход блока контроля образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, о т л и ч а ющ е е с я тем, что, с целью повьпиения производительности контроля, блок контроля образцового сигнала дополнительно сЬдержит блок задания интервалов контроля, две схемы сравнения, группу сумматоров по мо-. (Л дулю два, группу элементов И и два элемента ИЛИ, причем выходы первого и второго формирователей образцового сигнала соедине-ы с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, выходы блока 4 задания интервалов контроля соединеi ( ны соответственно с первыми группами входов первой и второй схем сравнения , вторые группы входов которых соединены с выходами первого и второго счетчиков соответственно, выход первой схемы сравнения соединен с входом разрешения записи запрминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнения соединен с входом сброса второго счетчика , с первыми входами элементов И группы и с входом разрешения считывания .запоминающего блока, выходы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (!9) (i ((ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3514829/24 — 24 (22) 23. 11.82 (46) 07.03.85. Бюл. Ф 9 (72) В.M.Ðàâèêoâè÷, Г.Д.Свердличенко, Н.Е.Сухинин и Б.С.Демченко (53) 681.32(088.8). (56) 1. Авторское свидетельство СССР

В 392501, кл. 6 06 =, 11/00, С(06 F 15/36, 1971.

2. Авторское свидетельство СССР

P.- 462180, кл. Ci 06 Р 11/00, Cj 06 Г 15/36, 1973 (прототип). (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СТАТИСТИЧЕСКИХ АНАЛИЗАТОРОВ (ЕГО ВАРИАНТЫ). (57) 1. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с первым тактовым входом блока контроля образцового сигнала, с информационными входами первого формирователя образцового сигнала и через блок задержки с вторым тактовым входом блока контроля образцового сигнала и, с информационными входами второго формирователя образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной.зависимости соответственно, выходы которых соединены с входами гпервого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы

4(s() 6 06 F 11/00, 5 06 " l5/36 устройства соответственно, блок контроля образцового сигнала содержит два счетчика и запоминающий блок, причем счетные входы первого и второго счетчиков являются первым и вторым тактовыми входами блока контроля образцового сигнала соответственно, выход блока контроля образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, о т л и ч а юm e е с я тем, что, с целью повышения производительности контроля, блок контроля образцового сигнала дополнительно содержит блок задания интервалов контроля, две схемы сравнения, группу сумматоров по мо-. дулю два, группу элементов И и два элемента ИЛИ, причем выходы первого и второго формирователей образцового сигнала соедине;ы с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, выходы блока задания интервалов контроля соединены соответственно с первыми группами входов первой и второй схем сравнения, вторые группы входов которых соединены с выходами первого и второ. го счетчиков соответственно, выход первой схемы сравнения соединен с входом разрешения записи запоминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнения соединен с входом сброса второго счетчика, с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы

1144111, которого соединены соответственно с первыми входами сумматоров по модулю два группы, вторые входы которых соединены соответственно с выходами элементов И группы, выходы сумматоров по модулю два группы соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и является выходом блока контроля образцового сигнала, соединенным с входом сбро— са блока задержки, информационные входы запоминающего блока образуют первую группу информационных входов блока контроля образцового сигнала, вторую группу информационных входов которого образуют вторые входы элементов И группы. !

2. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с информационными входами формирователя образцового сигнала и с первым входом блока задержки, первый выход которого соединен с информационными входами второго формирователя образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содержит запоминающий блок, причем выход блока контроля образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности контроля, блок контроля образцового сигнала дополнительно содержит группу сумматоров по модулю два, группу элементов И, счетный триггер, два формирователя импульсов и элемент

ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого является первым выходом блока задерж ки, первый вход которого соединен с первым входом элемента И и со счетным входом счетчика, выход счетчика соединен с 5 -входом триггера, с входом сброса счетчика и является вторым выходом блока задержки, который соединен с тактовым входом блока контроля образцового сигнала, второй вход блока задержки соединен с 1 входом триггера, выход которого соединен с вторым входом элемента И, выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контроля образцового сигнала соответствеhHQ тактовый вход блока контроля образцового сигнала соединен со счетным входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешения записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контроля образцового сигнала, второй выход триггера через второй формирователь импульсов соединен с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами элемента ИЛИ, выход которого является выходом блока контроля образцового сигнала и соединен с вторым входом блока задержки, вторая группа информационных входов блока контроля образцового сигнала соединена с вторыми входами элементов И группы.

3. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с информационными входами первого формирователя образцового сигнала и с первым входом блока задержки, первый выход которого соединен с информационными входами второго формирователя образцового сигнала, выходы первого и второ11 го формирователей образцового сигнала соединены соответственно с вхо-, дами первого и второго формирователей вида корреляционной зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содержит запоминающий блок и счетчик, счетный вход которого является тактовым входом блока контроля образцового сигнала, первыи выход которого соединен с входами сброса первого и второго формирова- . телей об; азцового сигнала, о т л ич а ю щ е е с я тем, .что, с целью повышения.. производительности контроля, блок контроля образцового сигнала дополнительно содержит два

1 формирователя импульсов, группу сум. маторов по модулю два, группу элементов И, .триггер и два элемента ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого яв ляется первым выходом блока задержки, первый выход которого соединен с первым входом элемента И и со счет ным входом счетчика, вход сброса которого является вторым входом блока задержки, выход счетчика блока задержки соединен с 5 -входом триг/ гера и является вторым выходом блока задержки, который соединен с входом разрешения сравнения и с тактовым входом блока контроля образцового сигнала, третий вход блока задержки соединен с Р -входом триггера, выход которого соединен с вторым входом .элемента И, выход счетчика блока контроля образцового сигнала соединен с 8 -входом триггера„ с

44111 первым входом первого элемента ИЛИ и является вторым выходом блока контроля образцового сигнала, который соединен с вторым входом блока. задержки, вход разрешения сравнения блока контроля образцового сигнала соединен с Н -входом триггера, перablH выход которого соединен через первый формирователь импульсов с входом разрешения записи запоиииающего блока, информационные входы которого образуют первую группу информационных входов блока контроля образцового сигнала, второй выход триггера блока контроля образцового сигнала соединен через второй формирователь импульсов с первыми входами элементов И группы и с выходом разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами второго элемента ИЛИ, выход которого . соединен с вторым входом первого элемента ИЛИ и является первым выходом блока контроля-образцового сигнала, который соединен с третьим входом блока задержки, вторые входы элементов И группы,.образуют вторую группу информационных входов блока контроля образцового сигнала, выход первого элемента ИЛИ которого соединен с входом сброса счетчика, первая и вторая группы информационных входов блока контроля образцового сигнала соединены с выходами первого и второго формирователей образцового сигнала соответственно.

Изобретение относится к вычислительной технике и может быть использовано для автоматической проверки и контроля статистических анализаторов, в частности коррелометров. S

Известно устройство для контроля статистических анализаторов, содер2 жащее два формирователя образцового сигнала, два формирователя вида корI реляционной зависимости, два,фильтра нижних частот, тактовьй генератор, блок формирования запаздывания, счетчик импульсов и сумматор по модулю два (1) .

3 11 41

Недостатком такого устройства является его низкая достоверность * из-за отсутствия контроля формируемой М-последовательности.

Наиболее близким по технической сущности к заявляемому является устройство для контроля статистических анализаторов, содержащее два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, генератор тактовых импульсов, блок запаздывания и блок контроля комбинаций образцового сигнала, четыре входа которого соединены соответственно с генератором тактовых импульсов, выходами соответствующих ступеней обоих формирователей образцовога сигнала и выходом блока запаздывания, а выход блока контроля комбинаций образцового сигнала подключен к шинам сброса обоих формирователей образцового сигнала устройства, состоящий из первого счетчика, вход которого подключен к первому входу блока, а выход первого счетчика соединен с первым входам первого элемента И, второ,I вход кото— рого подключен к,втораму входу блока, 30 а выход первого элсмента И через запомигнающее устройство подключен к первому входу второго элемента И, другой вход которого соединен с вь!— ходом второго счетчика, вход котора35 го подключен к четьертому входу олоР ка, и входом третьего элемента И, другой вход которого соединен с третьим входом блока, а выходы вта— рого и третьего элементов И подклю40 чены к входам сумматора по модулю два, выход которого соединен с выходом блока контроля (2) .

Недостатком известного устройства является низкая производительность45 контроля, так как оно формирует сигнал о сбое М-последовательности только один раз по истечении выбран— ной длительности реализации, равной примерно не менее длительности од- 50 ной трети М-последовательности, составляющей десятки минут.

Цель изобретения — повышение производительности контроля.

Поставленная цель достигается тем,55 что в устройстве для контроля статистических анализаторов по первому варианту,< содержащем генератор им—

11 4 пульсов, два формирователя образцоного сигнала„два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с первым тактовым входом блока онтроля образцового сигнала, с информационными входами первого формирователя образцового сигнала и через блок задержки — с вторым тактовым входом блока контроля образцового сигнала и с информационными входами второго формирователя образцового сигналя, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной зависимости соответственно., выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выхо— ды устройства соответственно, блок контроля образцового сигнала содержит два счетчика и запоминающий блок, причем счетные входы первого н второго счетчиков являются первым вторым так говыми входами блока контроля образцового сигнала соответственно, выход блока контроля образцового сигнала соединен с вхо дами сброса первого и второго формирователей образцового сигнала, блок контроля образцового сигнала допалнительнс содержит блок задания интервалов KQHTpoJI5I две схемы сравнения, группу сумматоров го модулю два, группу элементов И и два элемента

ИЛИ, причем выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, выходы блока задания интервалов контроля соединены соответственно с первыми группами входов первой и второй схем сравнения, вторые группы входов которых соединены с выходами первого и второго счетчиков соответственно, выход первой схемы сравнения соединен с входом разреше— ния записи запоминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнения соединен с входом

5 1 144 сброса второго счетчика, с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы которого соедине- ны соответственно с первыми входами сумматоров по модулю два группы, вторые входы которых соединены соответственно с выходами элементов И группы, выходы сумматоров по модулю два группы соединены с входами второго эле- 1п мента ИЛИ,выход которого соединен с вторым входом первого элемента ИЛИ и является выходом блока контроля образцового сигнала, соединенным с входом сброса блока задержки, информационные входы запоминающего блока образуют первую группу информационных входов блока контроля образцового сигнала, вторую группу информационньгх входов которого образуют вто- рые входы элементов И группы.

Поставленная цель достигается тем, что в устройстве для контроля статистических анализаторов по второму варианту блок контроля образцового сигнала дополнительно содержит группу сумматоров по модулю два, группу элементов И, счетньп триггер, два формирователя импульсов и элемент

ИЛИ, блок задержки содержит счетчик, М триггер и элемент И, выход которого является первым выходом блока задержки, первый вход которого соединен с первым входом элемента И и со счетным входом счетчика, выход счет- 35 чика соединен с !э — входом триггера, с входом сброса счетчика и является вторым выходом блока задержки, который соединен с тактовым входом блока контроля образцового сигнала, вто- 4п рой вход блока задержки соединен с к -входом триггера, выход которого соединен с вторым входом элемента И, выходы первого .и второго формирователей образцового сигнала соединены 45 с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, так-. товый вход блока контроля образцового сигнала соединен со счетным 50 входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешения записи запоминающего блока, информационные входы которого образуют пер- 55 вую группу информационных входов блока контроля образцового сигнала, второй выход триггера через второй

111 6 формирователь импульсов соединен с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами. элемента ИЛИ, выход которого является выходом блока контроля образцового сигнала и соединен с вторым входом блока задержки, вторая группа информационных входов блока контроля образцового сигнала соединена с вторыми входами элементов

И группы.

Поставленная цель достигается тем, что в устройстве для контроля статистических анализаторов IIQ треть ему варианту блок контроля образцового сигнала дополнительно содержит два формирователя импульсов, группу сумматоров по модулю два,группу элемейтов И, триггер и два элемента

ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого является первым выходом блока за— держки, первый вход которого соеди4 нен с первым входом элемента И и со счетным входом счетчика, вход сбро-, са которого является вторым входом блока задержки, выход счетчика блока задержки соединен с 5 -входом триггера и является вторым выходом блока задержки, которьп соединен -свходом разрешения сравнения и с тактовым входом блока контроля образцового сигнала, третий вход блока задержки соединен с 1 - входом триггера, выход которого соединен с вторым входом элемента И, выход счетчика блока контроля образцового сигнала соединен c, б -входом триггера, с первым входом,первого элемента ИЛИ и является вторым выходом блока конт- роля образцового сигнала, который соединен с вторым входом блока задержки, вход разрешения сравнения блока контроля образцового сигнала соединен с 1 -входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешения записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контроля

1144111 образцового сигнала, второй выход триггера блока контроля образцового сигнала соединен через второй формирователь импульсов с первыми входами элементов И группы и с входом 5 разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответ- 1О ственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента 15

ИЛИ и является первым выходом блока контроля образцового сигнала, которьй соединен с третьим входом блока задержки, вторые входы элементов И группы образуют вторую группу инфор- 20 мационных входов блока контроля образцового сигнала, выход первого элемента ИЛИ которого соединен с входом сброса счетчика, первая и вторая группы информационных входов блока 2 контроля образцового сигнала соединены с выходами первого и второго формирователей образцового сигнала соответственно.

На фпг. 1 представлена функцио— нальная схема устройства по первому варианту; на фиг. 2 — то же, по второму варианту; на фиг. 3 — то же, по третьему варианту.

Устройство по первому варианту 35 содержит генератор 1 тактовых импульсов, формирователи 2 и 3 образцового сигнала, формирователи 4 и 5 вида корреляционной зависимости, блок 6 задержки, фильтры 7 и 8 нижних частот, блок 9 контроля образцового сигнала, счетчики 10 и 11, группу сумматоров 12 по модулю два, схемы

13 и 14 сравнения, группу элементов

И 15, блок 16 задания интервалов контроля, элементы ИЛИ 17 и 18 и запоминающий блок 19.

Устройство по второму варианту содержит генератор 20 тактовых импульсов, формирователи 21 и 22 образ- цового сигнала, формирователи 23 и

24 вида корреляционной зависимости, блок 25 задержки, фильтры 26 и 27 нижних частот, блок 28 контроля образцового сигнала, запоминающий блок 29, формирователи 30 и 31 импульсов, группу сумматоров 32 по модулю два, элемент ИЛИ 33, группу элементов И 34, счетный триггер 35, счетчик 36, триггер 37 и элемент

И 38.

Устройство по третьему варианту содержит генератор 39 тактовых им-! пульсов, формирователи 40 и 41 образцового сигнала, формирователи 42 и 43 вида корреляционной зависимости, блок 44 задержки, фильтры 45 и

46 нижних частот, блок 47 контроля образцового сигнала, запоминающий блок 48, группу элементов И 49, группу сумматоров 50 по модулю два, элементы ИЛИ 51 и 52, формирователи

53 и 54 импульсов, триггеры 55 и

56, счетчики 57 и 58 и элемент И 59.

Формирователь образцового сигнала может быть выполнен в виде регистра сдвига с обратными связями через сумматор по модулю два, а формирователь вида корреляционной зависимости — в виде цифроаналогового преобразователя. !

Устройство по первому варианту работает следующим образом.

Тактовые импульсы с генератора 1 поступают на входы формирователя 2 образцового сигнала первого (незадержанного) канала и счетчик 10 блока 9 контроля образцового сигнала. Генерируемые M-последовательности с выходов формирователя 2 поступают на входы формирователя 4 вида корреляционной зависимости, а затем через фильтр 7 нижних частот на выход устройства.

Интервал контроля задается блоком

16 в виде кода, который постоянно присутствуат на входах схем 13 и 14 сравнения.

Спустя время запаздывания с момента пуска и начала счета счетчиком 10. — внутри первого интервала контроля в канале без запаздывания начинают работать формирователь 3 образцового сигнала задержанного канала и счетчик 11.

По истечении выбранной длительности контроля код счетчика 10 становится равным заданному блоком 16 коду, и на выходе схемы 1,3 сравнения формируется сигнал, по которому в запоминающий блок 19 записывается код М-последовательности, присутствующий в этом такте контроля на выходах формирователя 2.

Одновременно под действием этого сигнала, поданного через элемент

1144

ИЛИ 18 на вход счетчика 10 импульI сов, счетчик устанавливается в исходq ное состояние после чего снова начинает счет тактовых импульсов в следующем интервале контроля.

При совпадении кода счетчика 11 с кодом заданного интервала контроля на выходе схемы 14 сравнения формируется сигнал, по которому устанавливается в исхбдное состояние счетчик 11 и разрешается сравнение кода, хранящегося в запоминающем блоке

19, с кодом, присутствующим в этом такте на выходах формирователя 3 образцового сигнала второго (задержанного) канала. В случае их несовпадения на выходе элемента ИЛИ 17 формируется сигнал сбоя, по которому устанавливаются в исходное состояние формирователи 2 и 3, блок 6 задержки и счетчик 10.

В случае отсутствия сбоя процесс формирования образцового сигнала в обоих каналах и счет тактов продолжаются аналогично описанному. 25

Устройство по второму варианту работает следующим образом.

Формирование и выдача М-последовательностей осуществляются аналогично первому варианту. 30

По истечении выбранного интервала задержки с выхода счетчика 36 блока

25 на вхоД счетного триггера 35 в такте контроля поступает импульс под действием которого триггер 35 срабатывает через формирователь 3.1, 35 на вход запоминающего блока 29 подается сигнал записи кода М-последовательности, присутствующего в этом такте на выходах формирователя 21 образцового сигнала. Одновременно

40 на 5 -вход триггера 37 поступает импульс, под действием которого этот триггер перебрасывается из начального (нулевого) состояния, и через

45 элемент 38 тактовые импульсы с выхода генератора 20 поступают на входы формирователя 22 образцового сигнала, а счетчик 36 возвращается в исходное состояние.

По истечении двойного времени запаздывания (с момента пуска) на вход счетного триггера 35 в следующем такте контроля снова поступает следующий (второй) импульс с выхода 55 счетчика 36 формирования запаздывания, под действием которого счетный триггер 35 перебрасывается в началь10 ное состояние, и своим фронтом, действующим через формирователь 30 импульсов, выдает сигнал разрешения считывания (он же сигнал разрешения сравнения) на управляющие входы запоминающего блока 29 и группы элементов И 34. Под действием этого сигна— ла коды — хранящийся в запоминающем блоке 29 и присутствующий в этом такте на выходах формирователя 22 образцового сигнала — поступают одновременно на входы сумматоров 32 по модулю два группы, выходы которых обьединены элементом ИЛИ 33. В случае несовпадения кодов вырабатывается сигнал сбоя и сброса в начальное состояние, поступающий на управляющие входы блока 25 и формирователей 21 и 22, Дальнейшая работа устройства происходит аналогично указанной работе устройства, при этом интервал между тактами контроля равен удвоенному запаздыванию, а запоминающий блок всегда адноадресный.

Устройство по третьему варианту. работает следующим образом.

Формирование и выдача М-последовательностей осуществляются аналогично двум предыдущим вариантам.

По истечении выбранной длительности интервала контроля, складывающей ся из времени заполнения счетчиков

57 и 58. на 5 -вход триггера 55 в такте контроля поступает импульс

У под действием которого триггер устанавливается в единицу из начального состояния, и через формирователь

53 поступает на вход запоминающего блока 48 сигнал разрешения записи, под действием которого код M-последовательности, присутствующий в этом такте на выходах формирователя

40 образцового сигнала, записывается в запоминающий блок 48.

Ранее этого момента на время работы счетчика 58 по истечении времени запаздывания с момента пуска Мпоследовательности, задаваемого счет. чиком 57, с его выхода на 5 -вход триггера 56 поступаев импульс, под действием которого триггер устанавливается в единичное состояние, открывая элемент И 59 для пропускания тактовых импульсов генератора 39 на вход формирователя 41 образцового сигнала, а триггер 55 не изменяет

11 11441 своего начального (нулевого) состояния.

По истечении интервала контроля с момента переброса триггера 55 и пуска формирователя 41 образцового сигнала на выходе счетчика 57 появляется второй импульс, под действием которого срабатывает триггер 55, возвращаясь в исходное состояние, и своим фронтом через формирователь 1р

54 выдает сигнал разрешения считывания и сравнения на вход запоминающего устройства 48 и входы элементов И.

Дальнейшая работа устройства происходит аналогично работе устройства по двум предыдущим вариантам с

11 12 тем отличием, что здесь сигнал сброса.по сбою устанавливает в начальное состояние также счетчик 58 импульсов.

Изменением емкости счетчика 58 обеспечивается свобода выбора любой длительности интервала контроля, который может быть уменьшен при необходимости до значения, близкого к времени запаздывания.

Таким ббразом, за счет обеспечения контроля формируемых устройством

И-последовательностей за время, значительно меньшее выбранной длительности реализации, существенно повышается его производительность.

1144111

Фиг. 2

ВНИКПИ Заказ 93 1/40 Тираж 710 Подлисное

Филиал IEII "Патеит", г. Ужгород, ул.Проектиая,4