Адаптер канал-канал

Адаптер канал-канал

Иллюстрации

Показать все

Реферат

 

АДАПТЕР КАНАЛ-КАНАЛ,, содержащий два полуадаптера, каждый из которых включает регистр команд, дешифратор команд, регистр адреса, схему сравнения адресов, блок управления , узел коммутации выходных сигналов, буферный регистр и регистр байта состояния, причем первые входы регистров команд первого и второго полуадаптеров являются соответственно первьм и вторым информационными входами адаптера, в каждом полуадаптере первый вход регистра команд подключен к первым входам схемы сравнения адресов и буферного регистра, второй вход которого подключен кпервому выходу блока управления , второй вход регистра команд соединен с вторьм выходом блока управления , выход регистра команд подключен к входу дешифратора команд , первьй выход которого соединен с первьм входом блока управления , третий выход блока управления подключен к второму входу схемы сравнения адресов, третий вход которой соединен с выходом регистра адреса и информационным входом узла коммутации выходных сигналов, управляющий вход которого подключен к четвертому выходу блока управления , второй и третий входы которого соединены соответственно с соответствующим управляющим входом адаптера и выходом схемы сравнения адресов , пятый выход блока управления , подключен к соответствующему управляющему выходу адаптера, группа выходов блока управления подключена к первой группе информационных входов регистра байта состояния, вход сброса которого соединен с шестым выходом блока управления, выход регистра байта состояния (/) подключен к третьему входу узла коммутации выходных сигналов,выходы буферных регистров второго и первого полуадаптеров подключены соответственно к четвертым входам узлов коммутации выходных сигналов первого и второго полуадаптеров,вы4 4 ходы которых являются соответственно первым и вторым информационные выходами адаптера, седьмой выход и четвертый вход блока управления первого полуадаптера соединены соответственно с четвертым входом и седьмым выходом блока управления второго полуадаптера, отличающийся тйч, что„ с целью сокращения аппаратурных затрат в ; каддый полуадаптер введена группа элементов И, причем в каждом полуадаптере первые входы элементов И группы соединены с первьм разрядным выходом группы выходов блока управления, а выходы - с второй

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

t (19) (!!) 4 (5 l) ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 3661616/24-24 (22) 05. 08. 83 (46) 07. 03.85. Бюл. ¹ 9 (72) А.К. Дерновский, О.С. Сборни, Г.А, Чупрынникова и В.И. Шевчук (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР № 851391, кл. G 06 F 3/04, 1981.

2. Авторское свйдетельство СССР по заявке N- 3599805/24, кл. G 06 F 3/04, 02.06.83 (прототип). (54)(57) АДАПТЕР КАНАЛ-КАНАЛ, содержащич два полуадаптера, каждый из которых включает регистр команд, дешифратор команд, регистр адреса, схему сравнения адресов, блок управления, узел коммутации выходных сигналов, буферный регистр и регистр байта состояния, причем первые входы регистров команд первого и второго полуадаптеров являются соответственно первьм и вторым информационными входами адаптера, в каждом полуадаптере первый вход регистра команд подключен к первым входам схемы сравнения адресов и буферного регистра, второй вход которого подключен к первому выходу блока управления, второй вход регистра команд соединен с вторым выходом блока управления, выход регистра команд подключен к входу дешифратора команд, первый выход которого соединен с первым входом блока управления, третий выход блока управления подключен к второму входу схемы сравнения адресов, третий вход которой соединен с выходом регистра адреса и информационным входом узла коммутации выходных сигналов, управляющий вход которого подключен к четвертому выходу блока управления, второй и третий входы которого соединены соответственно с соответствующим управляющим входом адаптера и выходом схемы сравнения адресов, пятый выход блока управления подключен к соответствующему управляющему выходу адаптера, группа выходов блока улравления подключена к первой группе информационных входов регистра байта состояния, вход сброса которого соединен с шестым выходом блока управления, выход регистра байта состояния подключен к третьему входу узла коммутации выходных сигналов выходы буферных регистров второго и перво-: го полуадаптеров подключены соответственно к четвертым входам узлов коммутации выходных сигналов первого и второго полуадаптеров,выходы которых являются соответственно первым и вторым информационньии выходами адаптера, седьмой выход и четвертый вход блока управления первого полуадалтера соединены соответственно с четвертым входом и седьмым выходом блока управления второго колуадаптера, о,т л ич а ю шийся тЮю, что, с целью . сокращения аппаратурных затрат, в кажный полуадаптер введена группа элементов И, причем в каждом полуадаптере первые входы элементов И группы соединены с первьи разрядным выходом группы выходов блока управления, а выходы - с второй группой информационных входов регистра байта состояния, вторые входы элементов И группы первого и второго полуадаптеров подключены

11 44114 соответственно к соответствующим выходам групп выходов дешифраторов команд второго и первого полуадаптеров.

Изобретение относится к вычислительной технике и может использоваться как системное устройство для связи цифровых вычислительных машин (ЦВМ) в многомашинном вычис- 5 лительном комплексе.

Известны системные устройства для связи ЦВМ в многомашинном вычислительном комплексе, состоящие из буферного регистра, входами и выходами подключенного к двум идентичным блокам связи с каналом,каждый из которых обслуживает канал, подключенный к нему через интерфейс ввода-вывода j1) .

Недостаток этих устройств состоит,в низком быстродействии, !

40, Наиболее близким к предлагаемому по технической сущности является р0 адаптер канал-канал, состоящий из буферного регистра, входами и выхо-;. дами подключенного к двум идентичным блокам связи с каналом (полу-. адаптером), блок сравнения команд, 25 входами и выходом подключенный соответственно к выходам и входам полуадаптеров, и блок задания режима, причем каждый полуадаптер содержит регистр адреса, регистр команд, дешифратор команд, схему сравнения адресов, блок управления, узел выходных сигналов, регистр байта состояния и узел входных сигналов, причем первый вход регистра команд соединен.с первыми входами буферного регистра, схемы сравнения адресов и угла выходных сигналов и через узел входных сигналов с информационным входом полуадаптера, выход регистра команд через дешифратор, а вход непосредственно подключены соответственно к первому входу и выходу блока управления,вторые вход и выход которого соединены соответственно с выходом и вторым входом схемы сравнения адресов, 2 третьи вход и выход блока управления являются соответственно управляющими входом и выходом полуадап-. тера, четвертые вход и выход блока управления первого полуадаптера соединены соответственно с четвертыми выходом и входом блока управления второго полуадаптера, группа выходов блока управления подключена к группе входов регистра байта состояния, выход которого соединен с вторым входом узла выходных сигналов, а вход — с выходом регистра команд другого полуадантера (2) .

Недостаток известного устройства состоит- в больших аппаратурных затратах.

Цель изобретения — сокращение аппаратурных затрат.

Поставленная цель достигается тем, что в адаптер канал-канал,содержащий два полуадаптера, каждый из которых включает регистр команд, дешифратор команд, регистр адреса, схему сравнения адресов, блок управления, узел коммутации выходных сигналов, буферный регистр и регистр байта состояния, причем первые входы регистров команд первого и второго полуадаптеров являются соответственно первым и вторым информационными входами адаптера, в каждом полуадаптере первый вход регистра команд подключен к первым входам схемы сравнения адресов и буферного регистра, второй вход которого подключен к первому выходу блока управления, второй вход регистра команд соединен с вторым выходом блока управления, выход регистра команд подключен к входу дешифратора команд, первый выход Ко торого соединен с первым входом блока управления, третий выход блока управления подключен к второму входу схемы сравнения адресов, /,3 1144 третий вход которой соединен с выхо.дом регистра адреса и информационным входом узла коммутации выходных сигналов, управляющий вход которого подключен к четвертому выходу блока управления, второй и третий входы которого соединены соответственно с соответствующим управляющим входом адаптера и выходом схемы сравнения адресов, пятый . 10 выход блока управления подключен. к соответствующему управляющему выходу адаптера, группа выходов блока управления подключена к первой группе информапионных входов ре- 15 гистра байта состояния, вход сброса которого соединен с шестым выходом блока управления, выход регистра байта состояния подключен к третьему входу узла коммутации выходных 20 сигналов, выходы буферных регистров второго,и первого полуадаптеров подключены соответственно к четвертым входам узлов коммутации. выходных сигналов первого и второго по- 25 луадаптеров, выходы которых являются соответственно первым и вторым информационными выходами адаптера, седьмой выход и четвертый вход блока управления первого полуадаптера щ соединены соответственно с четвертым входом и седьмьм выходом блока управления второго полуадаптера,в каждый полуадаптер введена группа элементов И, причем в каждом полуадаптере первые входы элементов И группы соединены с первьм разрядным выходом группы выходов блока управления, а выходы — с второй группой информационных входов регистра бай- 40 та состояния, вторые входы элементов И группы первого и второго полуадаптеров подключены соответственно к соответствующим выходам групп выходов дешифраторов команд-второго и первого полуадаптеров.

На фиг.1 приведена блок-схема предлагаемого адаптера, на фиг.2— функциональная схема блока управления; на фиг.3 — блок-схема алгоритма 50 работы блока управления.

Адаптер канал-канал (фиг.1) состоит из двух идентичных полуадаптеров 1 и 2, соединенных между собой.шинами 3 и содержащих регистр 4 команд, дешифратор 5 команд, регистр 6 адреса, схему 7 сравнения адресов, блок 8 управления, регистр

114 4

9 байта состояния, узел 10 коммутации выходных сигналов и буферный регистр 11, триггеры 12-17 регистра

9, которые хранят указатели. состояния "Внимание", "Модификатор", "Занято", "Канал кончил", "Внешнее устройство (BY) кончило", "Особый случай", элементы И 18 и 19 группы, шины 20-22 входов элементов И 18 и 19, шины 23 и 24 выходов элементов И 18 и 19, шины 25 и 26 групп, выходов дешифраторов 5.

Адаптер связан с сопрягаемыми каналами шинами 27 и 28 первого и второго информационных входов и шинами 29 и 30 первого и второго управляющих выходов и шинами 33 и

34 первого и второго информационных выходов.

Блок 8 управления (фиг.2) представляет собой синхронный цифровой автомат, состоящий, например, из генератора 35 синхросигналов, мультиплексора 36 входных сигналов, регистров адреса микрокоманды 37 и постоянной памяти 38, и вырабатывающий функциональные сигналы, обеспечивающие работу адаптера в соответствии с заложенным алгоритмом и входными сигналами, поступающими с выхода дешифратора 5 команд, схемы

7 сравнения адресов, блока 8 управления другого полуадаптера, и управляющими сигналами канала, поступающими по шинам 29.

Генератор 35 синхросигналов состоит из задающего генератора .и распределителя тактовых импульсов.

Узел 10 коммута.;ии выходных сигналов состоит из группы элементов И-ИЛИ, входы которых подключены к входам узла 10, выходы этих элементов образуют информационный выход узла 10.

Адаптер расшифровывает и выполняет следующие команды канала: "Считать, "Считать в обратном направлении", Записать", "Управление фиктивное", "Управление рабочее", "Уточнить состояние", "Проверить ввод-вывод".

Некоторые команды, посылаемые каналом в адаптер, выполняются только в том случае, если другой канал, с которым связан адаптер, посыпает соответствующую команду.

Например, команды "Считать" и

И

Считать. в обратном направлении", 1144114 посылаемые одним каналом, могут быть выполнены адаптером только после того, как другим каналом будет послана в адаптер команда

"Записать" и наоборот. 5

Адаптер указывает свое состояние каналу, используя шесть битов байта состояния: нулевой — указатель

"Внимание", первый - указатель

"Модификатор", третий — указатель

"Занято", четвертый — указатель

"Канал кончил", пятый — указатель

"BY кончило" и седьмой — указатель

"Особый случай".

Эти указатели обозначают следую- 15 щее.

"Внимание" — операция, требующая соответствующего ответа от канала, уже начата другим каналом. Выдача адаптером байта состояния с указате- 20 лем "Внимание" без каких-либо других указателей каналу одной из ЭВМ сообщает этой ЭВМ, что каналом другой ЭВМ адаптеру задана команда

"Считать" или "Считать в обратном 25 направлении". "Модификатор" — можно выдавать только вместе с указателем "Внимание". Выдача адаптера байта состояния с указателями

"Внимание" и Модификатор" каналу 30 одной из ЭВМ сообщает этой ЭВМ,что каналом другой ЭВМ адаптеру задана команда Запись". "Занято 1 — адаптер не может выполнить команду.

"Канал кончил" — адаптер может быть отключен от канала. "ВУ кончило 1 операция, выполняемая каналом, завершена в адаптере. "Особый случай — может выдаваться только вместе с указателем "Внимание". Вы- 4О дача адаптером байта состояния с указателями "Внимание" и "Особый случай" каналу одной из ЭВМ сообщает этой 3ВМ, что каналом другой ЭВМ адаптеру задана команда "Управление рабочее".

Адаптер работает следующим образом.

Чтобы задать адаптеру какую-либб

1 команду, канал вводит последователь- ность сигналов начальной выборки, которая начинается для адаптера с получения, например, полуадаптером 1 по шинам 29 сигнала АДР-К и по шинам 27 — адреса устройства, для которого предназначена операция ввода-вывода. Полученный адрес устройства поступает на вход схемы

7 сравнения, где on сравнивается с адресом полуадаптера 1, хранящимся в регистре 6 адреса. Если эти адреса равны, то схема 7 сравнения формирует сигнал "Адрес опознан",постудающий в блок 8. Затем канал выдает сигналы "Разрешение выборки" и

"Выборка" (РВБ-К и ВБР-К), поступающие по шинам 29 в блок 8, который, если адрес опознан полуадаптером 1, блокирует дальнейшее распространение сигнала ВБР-К, выдает сигнал

РАБ-А на шины 31, формирует сигнал блокировки начальной выборки другим каналом полуадаптера 2. Назначение этой блокировки — запретить этому каналу поместить код команды в рет гистр 4 полуадаптера 2 при выполнении команд "Записать", "Считать", "Управление рабочее". После снятия каналом сигнала АДР-К с шин 29 блок 8 разрешает выдачу с выхода регистра б через узел 10 на шины адреса полуадаптера 1 и формирует сигнал АДР-А на шинах 31. В ответ на сигнал АДР-4 канал выдает сигнал УПР-К, поступающий по шинам

29 в блок 8 и помещает на шинах 27 код команды. Блок 8 разрешает занесение кода команды с шин 27 в регистр 4 команд, в результате чего принятая команда дешифрируется дешифратором 5, занесение кода команды в буферный регистр 11 и сбрасывает сигнал АДР-А на шинах 3 1. Затем блок 8 формирует байт состояния в регистре 9 в зависимости от условий, сложившихся в адаптере, и присланной команды.

После формирования байта состояния в регистре 9 блок 8 разрешает выдачу информации с выхода регистра

9 через узел 10 на шины 33 и выдает сигнал УПР-А на шины 31. Получив сигнал УПР-А и байт состояния, канал выдает сигнал ИНФ-К, завершай тем самым последовательность сигналов начальной выборки. Сигнал ИНФ-К поступает по шинам 29 в блок 8, в результате чего последний сбрасывает сигнал УПР-А на шинах 31,если полуадаптеру 1 задана команда

"Записать", "Считать" или "Считать в обратном направлении", "Уточнить состояние", или сбрасывает сигналы PAB-А и УПР-А на шинах 31,если полуадаптеру задана любая другая команда, сбрасывает сигнал блоки—

1144114 ровки начальной выборки полуадаптера 2, запрещает выдачу информации через узел 10, сбрасывает регистр

9. Кроме того, если полуадаптеру

1 задана команда "Записать", "СчиIf tf ,тать, Считать в обратном направлении", "Управление рабочее", то блок 8 формирует сигнал "Ожидание согласования", выдаваемын на шины 3 в полуадаптере 2, в результате чего полуадаптер 2 формирует запрос в свой канал на обслуживание байта состояния и вводит последсвательность сигналов подключения к каналу по требованию абонента, которую выполняет следующим образом. С шин

3 полуадаптера 2 сигнал "Ожидание согласования" поступает в блок 8, в результате чего последний организует выдачу сигнала ТРБ-4 на шины

32. Затем при получении сигнала

ВБР-К по шинам 30 блок 8 снимает сигнал ТРБ-А на шинах 32, выставляет на этих шинах сигналы РАБ-А, АДР-А и разрешает выдачу информации (адреса) с выхода регистра 6 через узел 10 на шины 34.

Получив от канала сигнал УПР-К по шинам 30, блок 8 сбрасывает сигнал АДР-А на шинах 32, запрещает. прохождение информации с выхода регистра 6 через узел 10 на шины

34, формирует сигнал "Установка указателя внимание", устанавливающий в единичное состояние триггер 12 "Внимание" и поступает по шине 20 на первые входы элементов И 18 и 19.

Сигнал "Записать" по шине 25 с выхода дешифратора S полуадаптера 1 поступает на второй вход элемента И 18 полуадаптера, который формирует сигнал "Установка указателя модификатор", поступающий по шине 23, на установку триггера 16 в единичное состояние.

При наличии сигнала "Управление рабочее", поступающего по шине

26 с выхода дешифратора 5 полуадаптера 1 на второй вход элемента И 19 который формирует сигнал "Установка указателя особый случай", поступающий по шине 24 на установку триггера 17 в единичное состояние.

После сброса каналом сигнала

УПР-K на шинах 30 блок 8 разрешает выдачу сформированного в регистре 9 байта состояния информации через узел 10 на шины 34 и формирует сигнал УПР-А, выдаваемый на шины 32.

При получении по шинам 30 сигнаI ла ИНФ-К блок 8 запрещает выдачу

5 информации через узел 10, сбрасывает регистр 9 байта состояния и сигналы РАБ-А и УПР-4 на шинах 32.

На этом полуадаптер 2 заканчивает выполнение последовательности сигна10 лов подключения к каналу по требованию абонента.

ЗВМ, получившая от полуадаптера 7 баит состояния, должна задать ему команду Записать", если ею полу-!

5 чен баит состояния с указателем

tf II !!

Внимание, команду Считать" или

1l

Считать в обратном направлении", если ею получен байт состояния с указателями Внимание и "Модифика20

Ю1 fl тор, и команду Уточнить состояние при получении байта состояния с указателями "Внимание" и "Особый

«1! случаи . Задание команды происходит путем введения каналом, подключен25 ным к полуадаптеру 2, последовательности начальной выборки, которая выполняется полуадаптером 2 аналогично выполнению последовательности начальной выборки полуадаптером 1, Зо за исключением того, что в этом случае не формируется сигнал блокировки начальной выборки полуадаптером 1 и вместо сигнала "Ожидание согласования" формируется сигнал

"Согласующиеся команды", выдаваемый из блока 8 полуадаптера 2 в блок 8 полуадаптера 1. После этого начинается согласованная работа блоков

8 обоих полупериодов по выдаче

4О сигналов ИНФ-А на шины 31 и 32 и обмен данными.

В случае, если полуадаптеру 1 задана команда "Записать", а полуадаптеру 2 — "Считать" или "Считать

45 в обратном направлении", данные передаются с шин 27 через буферный регистр 11 полуадаптера 1 и через узел 10 полуадаптера 2 на шины 34с

Если же полуадаптеру 1 задана коу манда "Считать" или "Считать в обратном направлении", а полуадаптеру

2 — команда "Записать", то данные передаются с шин 28 на шины 33 по аналогичному тракту.

55 При выполнении полуадаптером

2 команды "Уточнить состояние" один байт данных (код команды "Управление рабочее" заданной полуадаптеру 1) 1144114

l0 с выхода буферного регистра 11 полуадаптера 1 передается через узел 10 полуадаптера 2. Передача данных при выполнении команды "Уточнить состояние" полуадаптером 1 осуществляется с выхода буферного регистра 12 полуадаптера 2 на шины 33 по аналогичному тракту.

Блок 8 управления работает по микрокомандам, выдаваемым из регистра 38 постоянной памяти.

Иикрокоманда, под управлением которой происходит работа блоков

8 каждого полуадаптера, состоит из следующих полей.

Поле номера информационного сигнала (ПНИС), под управлением которого происходит выдача того или иного информационного сигнала навыход мультиплексора 36 входных сигналов. Сигнал с выхода этого мультиплексора используется для организации ветвлений (условных переходов). в микропрограмме.

Поле управления способом ветвления в микропрограмме (ПУСИ), под управлением которого определяется способ задания адреса следующей микрокоманды в регистре 37 адреса микрокоманды.

Поле маскирования прерывания (ПМП).

Поле адреса (ПА) используется для задания адреса перехода и применяется для органиэации ветвлений в микропрограмме.

5 Поле константы управления (ПКУ) задает функциональные сигналы, обеспечивающие работу адаптера .в соответствии с заложенным алгоритмом.

Микропрограмма, выполняемая блоком 8 управления, может быть прервана, при этом в регистр 37 адреса микрокоманды заносится константа, представляющая собой начальный адрес микропрограммы обработки прерывания. Каждой причине прерывания соответствует своя константа. Прерывание может возникнуть при задании каналом 3ВМ последова20 тельности сигналов "Сброс системы", "Селективный сброс", "Отключение от интерфейса". Прерывание может быть замаскировано путем установки разряда поля маскирования прерывания (фиг.3) .

Таким образом предлагаемое устройство при меньших аппаратурных затратах обеспечивает миниЗО мальное время вхождения в связь и сокращает время занятости каналов ввода-вывода операциями обмена.! 144114

1144114

1144114

ЗНИИПИ Заказ 931/40 Тираж 710 Подпавское

Фапиаа ПНП "Патеат" ° г Уигород,уа.йровктиал, 4