Кодоуправляемый фазовращатель

Кодоуправляемый фазовращатель

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(51) С 01 R 25/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3653727/24-21 (22) 18.10.83 (46) 15.03.85. Бюл. № 10 (72) 10.А.Тарасов, Г.М.Выдолоб, 0.Н.Зимарин и Н.О.Крыников (71) Московский институт электронной техники (53) 621.317. 77 (088.8) (56) 1.Авторское свидетельство СССР №. 597984, кл. r, 01 R 25/00, 1978.

2.Авторское свидетельство СССР

¹ 785988, кл. И 03 К 13/02, 1980. (54)(57) КОДОУПРАВЛЯЕМЫЙ ФАЗОВРАЩАТЕЛЬ, содержащий цифровой управляе- мый резистор, цифровой вход которого соединен с шиной входного кода, и операционный усилитель с резистором обратной связи, вход операционного усилителя соединен с выходом цифрового управляемого резистора, выход операционного усилителя является выхо. дом устройства, о т-л и ч а ю щ и йс я тем, что, с целью увеличения точности задания фазового сдвига, в него введены резисторы, усилители и коммутатор, причем резисторы и усилители расположены каскадами, число которых равно tn, так, что в первый каскад входят два резистора, к связанным выводам которых подключен вход усилителя, а другие выводы соединеньt с опорными входами устройства, второй каскад состоит из четырех резисторов и двух усилителей

„„Я0„„1145299 Д причем связанные выводы первых резисторов второго каскада соединены с входом первого усилителя второго каскада, связанные выводы второго и третьего резисторов второго каскада соединены с выходом усилителя первого каскада, связанные выводы третьего и четвертого резисторов второго каскада соединены с входом второго усилителя второго каскада, а крайние выводы первого и четвертого резисторов второго каскада соединены с опорными входами устройства, и так

I далее, причем rn --й каскад содержит

2 резисторов и 2 усилителей, резисторы м-го каскада расположены попарно так, что связанные выводы каждой пары резисторов соединены с входом одного из усилителей этого каскада, крайние выводы резисторов каждой пары подключены к крайним выводам резисторов соседней пары и к выходам соответствующих усилителей (п -1)-ro каскада, а крайние выводы первого и последнего резисторов — к опорным входам устройства, крайние входы коммутатора соединены с опорными входами устройства, а остальные входы — с выходами усилителей всех каскадов, цифровой вход коммутатора связан с шиной входного кода, а оба выхода коммутатора подключены к входам цифрового управляемого резистора.

1145299

Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в комбинированных вычислительных устройствах и системах управления.

Известен преобразователь код-фаза, осуществляющий преобразование кода в пропорциональный фазовый сдвиг синусоидального напряжения, содержащий коммутатор опорных напряжений, линейные дискретно-управляемые сопротивления, сумматор, инвертирующий сумматор, в который для повышения точности регулирования фазового сдвига введены две цепи последовательно соединенных операционных усилителей, в цепи обратной связи которых включены линейные дискретно-управляемые кодом фазового сдвига сопротивления, и постоянные сопротивления во входной цепиГ1 О

Однако при высокой точности регули. рования фазового сдвига подобные преобразователи содержат большое количество линейных дискретно-управляемых сопротивлений.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является преобразователь код-фаза, содержащий цифровой управляемый резистор, цифровой вход

30 которого соединен с шиной входного кода, масштабные резисторы, первые выводы которых соединены с выводами цифрового управляемого резистора, первый и второй сумматоры, первые входы которых являются соответствен- но первым и вторым входами устройства, и операционный усилитель с резистором обратной связи, выход которого является выходом устройства и подключен к вторым входам первого и второго сумматоров, выход первого сумматора соединен с вторым выходом первого масштабного резистора, выход второго сумматора подключен к второму выводу второго масштабного ре43 зистора, вход операционного усилителя соединен с разрядными резистора" ми цифрового управляемого резистора (21.

Недостатками данного устройства являются наличие остаточных амплитудных и фазовых погрешностей, обусловленных использованием апроксимации с помощью дробно-рациональной функции второго порядка, и связанных с этим применением нестандартных резисторов высокой точности и сложностью в регулировке устройств.

Цель изобретения — увеличение точности задания фазового сдвига.

Указанная цель достигается тем, что в кодоуправляемый фазовращатель, содержащий .цифровой управляемый резистор, цифровой вход которого соединен с шиной входного кода, и операционный усилитель с резистором обратной связи, вход операционного усилителя соединен с выходом цифрового управляемого резистора, выход операционного усилителя является выхо. дом устройства, введены резисторы, усилители и коммутатор, причем резисторы и усилители расположены каскадами, число которых равно rn, так, что в первый каскад входят два резистора, к связанным выводам которых подключен вход усилителя, а другие выводы соединены с опорными входами устройства, второй каскад состоит из четырех резисторов и двух усилителей, причем связанные выводы первых резисторов второго каскада соединены с входом первого усилителя второго каскада, связанные выводы второго и третьего резисторов второго каскада соединены с выходом усилителя первого каскада, связанные выводы третьего и четвертого резисторов второго каскада соединены с входом вторorо усилителя второго каскада, а крайние выводы первого и четвертого резисторов второго каскада соединены с опорными входами устройства, и так далее, причем tn-й каскад содержит 2 резисTh" "1 торов и ? усилителей, резисторы

m-ro каскада расположены попарно так,что связанные выводы каждой пары резисторов соединены с входом одного из усилителей этого каскада, крайние выводы резисторов каждой пары подключены к крайним выводам резисторов соседней пары и к выходам соответствующих усилителей (п -1)-го. каскада, а крайние выводы первого и последнего резисторов — к опорным входам устройства, крайние входы коммутатора соединены с опорными входами устройства, а остальные входы — с выходами усилителей всех каскадов, цифровой вход коммутатора связан с шиной входного кода, а оба выхода коммутатора подключены к входам цифрового управляемого резистора.

На чертеже схематически изображена структурная схема предлагаемого кодоуправляемого фазовращателя.

1145299

= ).) . Б1.л

on

U = U . Гово>1: (2)равен

)(-Ь и /=22, (В) N„) sos rr Ч (4) U

Вб х m -т и (6) 3

Кодоулравляемый фазовращатель состоит из фазосдвигающих ячеек 1-ю, включающих резисторы 2 и 3, усилители 4 коммутатора 5, цифрового управляемого резистора 6, операцион. ного усилителя 7 с резистором Я обратной связи, причем вход операционного усилителя 7 связан с выходом цифрового управляемого резистора 6, а выход является выходом устройства, старших разрядов входного кода

Е,„ связаны с коммутатором 5, а младших разрядов — с циАровым управляемым резистором 6, резисторы ? и 3 и усилители 4 образуют фазосдвигающие ячейки, расположенные каскадами, число которых равно rr так, что в первый каскад входят два резистора 2 и 3, к связанным выводам которых подключен вход усилителя-4, а другие выводы соединены с опорными входами устройства, второй каскад состоит из двух резисторов 2, двух резисторов 3 и двух усилителей 4, причем связанные выводы первых двух резисторов 2 и 3 второго каскада соединены с. входом первого усилителя 4 второго каскада, связанные выводы первого резистора 3 и второго резистора 2 второго каскада соединены с выходом 30 усилителя 4 первого каскада, связанные выводы второй пары резисторов 2 и 3 второго каскада соединены с входом второго усилителя 4 второго каскада, а крайние выводы первого ре- 35 зистора 2 и второго резистора 3 второго каскада — c опорными входами устройства, и так делее, причем rn-й каскад содержит 2 Аазосдвигающих ячеек, связанные выводы каждой пары 40 резисторов 2 и 3 rr -го каскада соединены с входом соответствующего усилителя 4 этого каскада, а крайние выводы резисторов каждой паг л подключены к крайним выводам резисторов 45 соседней пары и к выводам соответствующих усилителей 4(m -1)-го каскада, крайние выводы первого резистора 2 и последнего резистора 3

rrr -го каскада — к опорным входам 50 устройства, крайние входы коммутатора 5 соединены с опорными входами устройства, а остальные входыс выходами усилителей 4 всех каскадов, а оба вывода коммутатора 5 подключены к входам цифрового управляемого резисто ра 6.

УстройсTBo работает следующим образом.

1)а входы поступают два синусоидальных олорных напряжения, сдвинутых ло Аазе на 90

Резисторы ? и 3 и усилители 4 образуют фазосдвигающие ячейки, делящие сдвиг Ааз между напряжениями, поступающими на их входы пополам, поскольку величины сопротивлений резисторов 2 и 3 равны между собой, причем точность деления сдвига фаз зависит от равенства номиналов резисторов 2 и 3, а не от их абсолютных значений. Компенсация амплитудной погрешности выходного напряжения каждой Аазосдвигающей ячейки осуществляется изменением коэААициента усиления усилителя 4. Таким образом, сдвиг Ааз между напряжениями на соседних входах коммутатора 4 а амплитуды напряжений равны между собой и равны ()

G помощью коммутатора 5, управляемого ж старшими разрядами входного кода i4 „, на аналоговые входы цифрового управляемого резистора 6 пода. ются любые два соседних напряжения со сдвигом Аазы дУ . На выходе цифрового управляемого резистора 6, содержащего резистивную матрицу типа

R 2R с двухлозиционными ключами, управляемыми младшими разрядами входного кода N mÄ, имеют напряжение, амплитуда и Ааза которого равны (1-N ) s111 5 V

Y=ar ckq

N +(1-N„)coSDЧ где О - И „(1 — код, образованный младшими разрядами входного кода.

Для идеального кодоулравляемого

Аазовращателя справедливы соотношения

U, Uщ = const

1145299 — с 00 ) (. } И1 / U -" 0,5%

Из формул (4)-(7) можно получить выражения для амплитудной и фазовой погрешностей и (<-И„)З1 аЧ Ч= гс а М, . И}

Й >(3- Й „) cas Й Ч

Из формул (3), (8) и (9) видно, что можно добиться сколько угодно малых значений РБ и d"< за счет увеличения м числа старших разрядов входного кода N

Так, при в =3 (= †., = 11,?5 ) При равенстве дискрета преобразования методической погрешности число разрядов входного кода m + n = 13.

Операционный усилитель 7 с резистором 8 обратной связи служит для согласования выходного сопротивления

10 цифрового управляемого резистора 6 и сопротивления нагрузки.

Предлагаемое устройство успешно реализуется с использованием стандартных матриц типа R-2R, интегральных операционных усилителей и аналоговых ключей, просто в настройке, поскольку не имеет обратных связей, и допускает реализацию в гибридном

20 исполнении.

ВНИИПИ Закаэ 1166/34 Тираж 748 Подписное

11 t l I

Филиал HHG "Патеит", г.Укгород, ул.Проектная, 4