Реверсивный счетчик

Реверсивный счетчик

Иллюстрации

Показать все

Реферат

 

РЕВЕРСИВНЫЙ СЧЕТЧИК, содержа щий вхрдную шину, две шины управления режимом пересчета и п разрядов, каждый из которых содержит элемент И-ИЛИ и 0-триггер, имеющий входы асинхронной установк, тактовый и информационный входы которого соединены соответственно с входной шиной и выходом элемента И-Ш1И, первые входы первой и второй структур И которого соединены соответственно с прямыми выходами D -триггеров предыдущего и последующего в разрядов, второй вход первой структуры П элемента И-ИЛИ первого разряда соединен с вторыми входами первых структур И элементов И-ИЛИ остальных разрядов, вторые входы вторых структур И элементов И-ИЛИ которых соединены с вторым входом второй структуры И элемента И-ИЛИ первого разряда, о тлйчающийся тем, что, с целью расширения функциональных возможностей путем обеспечения реверсивных единичных кодов пе .ресчета, в него введены две шины установки, два элемента И, два элемента ИЛИ-НЕ, элемент НЕ, а в -каждый разряд, кроме первого и последнего,- элемент сложения по модулю два и мажоритарный элемент, в первый разряд введен элемент сложения по модулю два, первая щина управления режимом пересчета соединена с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ, вторые входы которых соединены соответственно с первой и второй шинами установки , выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с третьими входами второго и первого элементов Ш1И-НЕ и вторыми входами первой и второй структур И элемента И-ИЛИ первого разряда, (Л вторые входы первого и второго элементов И соединены соответственно :с прямыми выходами О-триггеров по;следнего и первого разрядов, в каждом разряде, кроме последнего, пер :вый и второй входы элемента сложе .ния по модулю два соединены соответственно с прямым выходом D -триггера ел и второй шиной управления режимом пе4: ресчета, которая соединена с входом sl элемента НЕ, в каждом разряде, кроме первого,выход элемента сложения по модулю два соединен с первым входом мажоритарного элемента, второй вход которого соединен с выходом элемента НЕ, а третий вход мажоритарного элемента каждого разряда, кроме второго , соединен с выходом мажоритарного элемента предьщущего разряда, третий вход мажоритарного элемента второго разряда соединен с выходом элемента сложения по модулю два первого разряда.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„$0„„114 4

4(5ц Н 03 К 23/56

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОГ1ИСАНИЕ ИЗОБРЕТЕН

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ О» 4 5"

i,i ф

<: .i" ; C

4 с

@ с,, "", а ф

"" =:О7:;„-:, «С (21) 3663984/24-21 (22) 23.11;83 (46) 15.03.85. Бюл. Ф 10 (72) В,Ш.Арутюнян и А.Ç.Мурадян (53) 621.374.32(088.8) (56) 1. Авторское свидетельство СССР

Ф 982201, кл. Н 03 К 23/02, 1981.

2, Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств

М., "Советское радио"., 1975, с. 266, рис. 6 ° 4(прототип). (54)(57) РЕВЕРСИВНЫЙ СЧЕТЧИК, содержащий входную шину, две шины управления режимом пересчета и л разрядов, I каждый из которых содержит элемент

И-ИЛИ и j) -триггер, имеющий входы асинхронной установки, тактовый и информационный входы которого соединены соответственно с входной шиной и выходом элемента И-ИЛИ, первые входы первой и второй структур И которого соединены соответственно с прямыми выходами Р -триггеров предыдущего и последующего в кольце разрядов, второй вход первой структуры И элемента И-ИЛИ первого разряда соединен с вторыми входами первых структур И элементов И-ИЛИ остальных разрядов, вторые входы вторых структур И элементов И-ИЛИ которых соединены с вторым входом второй . структуры И элемента И-ИЛИ первого разряда, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения реверсивных единичных кодов пересчета, в него введены две шины установки, два элемента И, два элемента ИЛИ-НЕ, элемент НЕ, а в -каждый разряд, кроме первого и последнего,— элемент сложения по модулю два и мажоритарный элемент, в первый разряд. введен элемент сложения по модулю два, первая шина управления режимом пересчета соединена с первыми входами первого и второго элементов И, выходи которых соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ, вторые входы которых соединены соогветственно с первой и второй шинами установки, выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с третьими входами второго и первого элементов ИЛИ-НЕ и-вторыми входами первой и второй структур И З элемента И-ИЛИ первого разряда, вторые входы первого и второго элементов И соединены соответственно с прямыми выходами 1) -триггеров по.,следнего и первого разрядов, в каж"дом разряде, кроме последнего ° пер

:вый и второй входы элемента сложе.ния по модулю два соединены соответ- р ственно с прямым выходом 1) -триггера и второй шиной управления режимом пересчета, которая соединена с входом элемента НЕ, в каждом разряде, кроме первого, выход элемента .сложения по модулю два соединен с первым входом мажоритарного элемента, второй вход которого соединен с выходом элемента

НЕ, а третий вход мажоритарного элемента каждого разряда, кроме второ- )ID го, соединен с выходом мажоритарного элемента предыдущего разряда, третий вход мажоритарного элемента второго разряда соединен с выходом элемента сложения по модулю два первого .разряда.! 11454

Изобретение относится к дискретной автоматике и вычислительной техни ке и может быть использовано в качестве многопрограммного реверсивного счетчика единичного кода и распредели-$ теля уровней.

Известен реверсивный счетчик,.содержащий реверсивный счетчик Джонсона с t| -триггерами и элементами И-ИЛИ-НЕ, два элемента И, два элемента И-НЕ, 10 два эЛемента И-ИЛИ, элемент И-ИЛИ-НЕ, тактовую шину, а также шины установки и задания режима пересчета 11 .

Недостатком данного устройства являются ограниченные функциональные 15 возможности, так как невозможно обесI печить режимы формирования реверсивных единичных кодов °

Известен реверсивный счетчик, содержащий входную шину, две шины уп-20 равления режимом пересчета и и разрядов, каждый из которых содержит элемент И-ИЛИ и О -триггер, имеющий входы асинхронной установки, тактовый и информационный входы которого 25 соединены .соответственно с входной шиной и выходом элемента И-ИЛИ, первые входы первой и второй структур И которого соединены соответственно с прямыми выходами l3 -триггеров предыдущего и последующего в кольце разрядов, второй вход первой структуры И элемента И-ИЛИ первого разряда соединен с первой шиной уп"

Равления Режимом пеРесчета и втоРыми входами первых структур И элементов И-ИЛИ остальных разрядов, вторые входы вторых структур И элемен« . тов И-ИЛИ которых соединены с вторым входом второй структуры И элемента

И-ИЛИ первого разряда и второй ши, ной управления режимом пересчета (2j,.

Недостатком известного устройства являются ограниченные функциональ;ные возможности, поскольку обеспе-: чивается только режим кольцевого сдви" ,га предварительно записанной в одном

:нз разрядов единицы и невозможйо о. вЂ,1 лучить реверсивные единичные коды пересчета.

Цель изобретения †.Расширение функциональных возможностей путем обеспечения реверсивных единичных кодов пересчета.

Для достижения поставленной цели в реверсивный счетчик, содержащий входную шину, две шины управления режимом пересчета и rl разрядов, каж»

77 Ъ дый из которых содержит элемент И-ИЛИ и 0 -триггер, имеющий входы асинхронной установки, тактовый и информационный входы которого соединены соответственно с входной шиной и выходом элемента И-ИЛИ, первые входы первой и второй структур И которого, соединены соответственно с прямыми выходами 9 -триггеров предыдущего и последующего в кольце разрядов; второй вход первой структуры И элемента И-ИЛИ первого разряда соединен с вторыми входами перВых структур И элементов И-ИЛИ остальных разрядов, вторые входы вторых структур И элементов И-ИЛИ которых соединены с вторым входом второй структуры И элемента И-ИЛИ первого разряда, введены две шины установки, два элемента И, два элемента ИЛИ-НЕ, элемент НЕ, а в каждый разряд, кроме первого и последнего, — элемент сложения по модулю два и мажоритарный элемент,.в первый разряд введен элемент сложения по модулю два, первая шина управления режимом пересчета соединена с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первыми входами первого и второго элементов

ИЛИ-НЕ, вторые входы которых соединены соответственно с первой и второй шинами установки, выходы первого и второго элементов ИЛИ-НЕ соединены соответственно с третьими входами второго и первого элементов ИЛИНЕ и вторыми входами первой и вто- . рой структур И элемента И-ИЛИ первого разряда, вторые входы первого и второго элементов И соединены соответственно с прямыми выходами D —триггеров последнего и, первого разрядов, в каждом Разряде, кроме пос-. леднего, первый и второй входы элемента сложения по модулю два соединены соответственно .с прямым выходом 0— триггера и второй шиной управления режимом пересчета, которая соединена с входом элемента НЕ, в каждом разряде, кроме первого, выход элемента сложения по модулю два соединен с первым входом мажоритарного элемента второй вход которого соединен с выходом элемента НЕ, а третий вход мажоритариого элемента каждого разряда, кроме второго, соединен с выходом мажоритарного элемента предьдушего разряда,. третий вход мажоритарного элемента второго разряда соединен с

?7 4

Устройство работает следующим образом.

Перед началом каждого из шести возможных режимов работы предлагаемого устройства по общей команде один из его 0 -триггеров (например, О -триггер.1=1) через входы 3 и К асинхронной установки устанавливается в единичное ("1"), а все остальные 0— триггеры 1=2-1=5 в нулевое ("0") логические состояния. При этом для обеспечения первых четырех режимов к шине 6 прикладывается нулевой логический уровень (фиг. 2, табл. 1-4), а для последних двух режимов — единичный логический уровень (фиг. 2, табл. 5 и 6). К шине 7 при первом1 третьем и пятом режимах (фиг. 2, табл. 1, 3 и 5) прикладывается единичный, а при втором, четвертом и шестом режимах (см. фиг. 2, табл. 2, 4, 6) нулевой потенциалы.

При первых четырех режимах работы устройства (фиг. 2, табл. 1-4) наличие нулевого потенциала на шине 6 обеспечивает либо единичное, либо нулевое статические состояния gS триггера на элементах ИЛИ-.НЕ. 8 и 9 в зависимости от предварительно приложенных к шинам 10 и 11 логических потенциалов (т.е. от комбинации цриложенных кодов "01" или "10"). Благодаря этому на выходах устройства (выходы элементов 4 1 и 5=1-5=3) обес" печивается формирование различных прямых и обратных единичных кодов (табл. 1-4, фиг. 2). При последних двух режимах (фиг. 2, табл. 5 и 6) наличие единичного потенциала на шине 6 обеспечивает поочередйое переключение К -триггера по мере дости.жения сдвигаемой (по разрядам 0 триггеров) единицы до крайних разря дов (до первбго и пятого разрядов).

В результате этого на выходах элементов 41, 5 1-5=3 обеспечиваются первый или второй режимю формирования реверсивных единичных кодов в зависимости от приложенного к шине

7 уровня потенциала (фиг. 2, табл. 5 и 6).

Счетчик содержит 0 -триггеры 1=1- 1О1= 5, входную шину 2, элементы И-ИЛИ

3=1-3=5, элементы.4=1-4=4 сложения по модулю два; мажоритарные элементы

5=1-5=3, первую б,вторую 7 шины управления режимом пересчета, элементы . г

ИЛИ-НЕ 8 и 9," шины 10 и 11 установ- ки, элемент HE 12 и элементы И 13 и

14. Тактовые входы О -триггеров

1=5 соединены с входной шиной 2, а информационные входы — с выходами элементов И-ИЛИ 3=1-3=. 5, первые входы первых структур И которых соединены соответственно с прямыми выходами триггеров 1=5 и 1=1- 1=4, первые входы вторых структур И элементов И-ИЛИ

3=1-3=5 соединены соответственно с прямыми выходами триггеров 1=2-1=5 и

1=1,шина 6 управления режимом пересчета соединена с первыми входами элементов И 13 и 14, выходы которых соединены соответственно с первыми входами элементов ИЛИ-НЕ 8 и 9, вторые входы которых соединены соответственно с шинами 10 и 11 установки, выходы элементов ИЛИ-НЕ 8 и

9 соединены соответственно с третьими входами элементов ИЛИ-НЕ 9 и 8 и вторыми входами первых и вторых струк; тур И элементов И-ИЛИ 31-3=5, вторые входы элементов И 13 и 14 соеди- нены соответственно с прямыми выходами триггеров 1=5 и 1=1 прямые вы-. ходы триггеров 1=1-1=4 соединены соответственно с первыми входами элементов 4=1-4=4 сложения мо модулю едва, вторые входы которых соединенй с шиной 7 управления режимом перес,чета, которая соединена с входом элемента НЕ 12, выходы элементов 4=2-4=4 сложения по модулю два соединены соответственно с первыми входами мажоритарных элементов 5=1-.5=3, вторые входы которых соединены с выходом элемента НЕ 12,,третьи входы мажоритарных элементов

5 1-5=3 соединены соответственно с выходами элемента 4 1 сложения по модулю два и мажоритарных элементов

5=1 и 5=2.

3 11454 выходом элемента сложения по модулю два первого разряда.

На фиг. 1 приведена схема пятиразрядного реверсивного счетчика, на фнг. 2 — табл. 1-6 кодов при различных режимах пересчета при использовании пятиразрядного реверсивного счетчика.

При первых двух режимах работы благодаря приложенному к шине 6 нулевому потенциалу (и таким образом, исключению из процесса функционирования устройства элементов И 13 и

14 а также приложенным к шинам 10 и

11 соответственно логических потен114547

Э циалов "0" и "1", на выходах $..— триггера (на выходах элементов ИЛИНЕ 8 и 9) устанавливаются соответственно логические уровни 1 и О. !! It Н I I

Это создает возможность в такт поступления тактирующих импульсов по шине 2 обеспечить кольцевой сдвиг вправо предварительно записанных одной "1" в первом Д -триггере 1=1 и четырех 0 в остальных 0 -тригИ It 10

repax 1=2-1=5 (табл. 1 и 2).

В отличие от этого в третьем и четвертом режимах работы благодаря приложенным к шинам 10 и 11 соответственно логических потенциалов

"1" и "0" (при том же нулевом потенциале на шине 6), на выходах элементов 8 и 9 устанавливаются соответственно потенциалы "0" и "1", Это создает условия для обеспечения (в такт поступления тактирующих им- пульсов по шине 2) кольцевого сдвига влево записанного в 9 -триггерах кода (табл. 3 и 4).

При последних двух режимах в ре- Й зультате наличия на шине 6 единичного потенциала в процесс функционирования устройства включаются и логические элементы ИЛИ-НК 8 и 9. Это позволяет осуществить периодическое 30 переключение Й8 -триггера на элементах

8 и 9 (через каждые пять тактов поступления тактирующих импульсов по шине 2) по мере кольцевого сдвига кода и появления единицы в крайних разря- З дах ) -триггеров и изменения потенциалов на вторых входах элементов И

13 и 14.

Это позволяет, в свою очередь, изменить первоначальное направления сдвига кода на обратное.

Элементы 4=1-4=4 сложения по модулю два и мажоритарные элементы

5 1-5=3 в устройстве выполняют функции преобразователей кодов. При этом элементы 41-4=4 сложения по модулю при нулевом потенциале на шине 7 выполняют функции передачи на свои выходы прямого кода от О -триггеров, а при единичном потенциале — их обратного кода. Мажоритарные элементы 5=15=3 при нуле на шине 7 выполняют функции логического элемента И, и при единице — функции логического элемента ИЛИ.

Для пояснения последовательности процессов формирования на выходах устройства единичных кодов в каждой из табл. 1-6 (И = 5) на фиг. 2 показаны периодически повторяющиеся коды на выходах элементов различных логических ступеней (на выходах 0 -триггеров 1=1-1 5, элементов 4=1-4=3 сложения по модулю два и на оконечных выходах устройства (вых.1 — вых. 4), т.е. на выходах элементов 4=1 и 5=1-5=3.

Таким образом, предлагаемое устройство обеспечивает все возможные шесть режимов формирования единичных кодов, что расширяет его функциональные возможности.

1 145477

1145477

Табл 2, У1-0, У2=0

7абл. 1, У1-0. У2-1

Tadn. 4, 271=0. _#_=0

Табп. Л У/=д, О= 1

7а22Л, б, _#_=1, УЯ Р

Тай . 5 И-1, У2=/

Ко ына ю юна

&нада! Щходах пеиенво5 йа.1-ршй-1

8оыиа К ын22

ifoM Одах ббиОбах тиентой ри, 1-8ысй-1 о ына обИОйи арлгерод оына оьа.одах Ю/7/,Рй 2 2ЕР0

111

1 1

Q 1

ЬЬЬЬЬЬЬЬ °

4 Ь Ь ° °

Ь ° ° ° г,2

8III8II8I 8OOOO I I 88/43 УИРаи 872 ПОЛЛИСКОЕ щщ лееелел, r. укгород, ул.Проектквк,4

tа 000

01 000

00100 а0О10 а 0001

000 f0

00 100

0 1 000

f 0000

0 0010 и 0001

0001 0

91 OOQ

f 0000

0111 1

f011 f

110tf

11101

1 1 f0!

1 011

f0ttt

011 tf

f.O f ff

ff O1t

1 fOf

11 ft0

f t 011

0.11 f

01111

00100 а 0010 а 0001

00 010

01 000

Э! 000

001 00

00001

00 100

1 0000

01 0 0 0

0001 0

0 0001

0001 О

001 00

01 000

1 0 D 00

0t 00Ð.

0 0100

О 0010

00001

010 00

10 000