Устройство для обмена информацией

Устройство для обмена информацией

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ , содержащее буферную память данных, группу интерфейсных блоков абонентов, запоминающий блок команд и операндов, блок выборки команд из памяти, причем информационный вход-выход буферной памяти данных через первую информационную шину соединен с информационными входами-выходами интерфейсных блоков абонентов группы, информационный вход-выход блока выборки команд из памяти через вторую информационную шину соединен с информационным входом-выходом запоминающего блока команд и операндов , отличающееся тем, что, с цепью расширения области применения за счет обеспечения возможности подключения абонентов с различными интерфейсами и повышения быстродействия, в негр введены блок формирования управляюпщх сигналов, блок управления буферной памятью данных и группа блоков управления интерфейсом , причем группа информационных входов блоков управления интерфейсом группы и группа информащюнньпс входов блока Формирования г управляющих сигналов соединены через вторую информационную шину с группой информационных выходов блока выборки команд из памяти, первая группа командных выходов блока выборки команд из памяти соединена с группой командных входов блока формирования управляющих сигналов, группа входов управлякидих сигналов абонентов которого является группой одноименных входов устройства, а группа управлякнцих абонентских выходов - группой одноименных выходов устройства и соединена с группой управляющих входов каждого блока управления интерфейсом группы, группа сигнальных выходов которого соединена с группой одноименных входов блока фор (Л мирования упра лякнцих сигналов, группа контрольных входов которого соединена с выходами ошибки интерфейсных блоков группы, выход блока формирования управляющих сигналов соединен с блокирукяцим входом блока выборки команд из памяти, выход кото4; рого соединен с адресньж входом запоминающего блока команд и операндов, QD вторая группа командных выходов блока to выборки команд из памяти соединена с оо разрешающими входами блоков управ ;о ления интерфейсом группы, выходы управления интерфейсом и адресные выходы которых соединены соответственно с управлякичими входами интерфейсных блоков группы и группой входов блока управления буферной памятью данных, первая и вторая группы выходов которого соединены соответственно с группой адресных входов буферной памяти данных и разрешающими входами интерфейсных блоков группы, причем блок формирования управляющих сигналов

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„11492

1(59 G 06 F 13/00 е

1 -".

F„c

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3555407/24-24 (22) 22.02.83 (46) 07.04.85. Бюл. У 13 (72) М.А. Карцев (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

У 794630, кл. G 06 F 3/04, 1978.

2. "Электроника", т. 52. М.,1979, 11е 23, с. 49-56 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ОБМЕНА ИБФОРМАЦИЕЙ, содержащее буферную память данных, группу интерфейсных блоков абонентов, запоминающий блок команд и операндов, блок выборки команд из памяти, причем информационный вход-выход буферной памяти данных через первую информационную шину соединен с информационными входами-выходами интерфейсных блоков абонентов группы, информационный вход-выход блока выборки команд из памяти через вторую информационную шину соединен с информационным входом-выходом запоминающего блока команд и операндов, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения возможности подключения абонентов с различными интерфейсами и повышения быстродействия, в него введены блок формирования управляющих сигналов, блок управления буферной памятью данных и группа блоков управления интерфейсом, причем группа информационных входов блоков управления интерфейсом группы и группа информационных входов блока формирования r управляющих сигналов соединены через вторую информационную шину с группой информационных выходов блока выборки команд из памяти, первая группа командных выходов блока выборки команд из памяти соединена с группой командных входов блока формирования управляющих сигналов, группа входов управляющих сигналов абонентов которого является группой одноименных входов устройства, а группа управляющих абонентских выходов — группой одноименных выходов устройства и соединена с группой управляющих входов каждого блока управления интерфейсом группы, группа сигнальных выходов которого соединена с группой одноименных входов блока формирования управляющих сигналов, группа контрольных входов которого соединена с выходами "ошибки" интерфейс- С ных блоков группы, выход блока формирования управляющих сигналов соединен с блокирующим входом блока выборки команд из памяти, выход которого соединен с адресным входом зало- вМь минающего блока команд и операндов, ф© вторая группа командных выходов блока ф© выборки команд из памяти соединена с фф разрешающими входами блоков управления интерфейсом группы, выходы управления интерфейсоми адресныевыходы: которых соединены соответственно с управляющими входами интерфейсных блоков группы и группой входов блока 1 управления буферной памятью данных, первая и вторая группы выходов которого соединены соответственно с группой адресных входов буферной памяти данных и разрешающими входами интерфейсных блоков группы, причем блок формирования управляющих сигналов

1 149239 содержит узел фиксации команды, два коммутатора, регистр маски прерывания, регистр сигналов управления, группу элементов И-ИЛИ и группу формирователей параметров сигналов, причем группа информационных входов блока соединена с информационными входами узла фиксации команды и регистра маски прерывания, управляющие входы которых и группы управляющих входов первого коммутатора и формирователей параметров сигналов группы образуют груПпу командньи входов блока, группы информационных входов формирователей параметров сигналов группы и первого коммутатора соединены с группой выходов второго коммутатора, вьиоды формирователей параметров сигналов группы соединены с первой группой входов второго коммутатора и в совокупности с группой выходов регистра сигналов управления образуют группу управляющих абонентских вьиодов блока, группа выходов первого коммутатора соединена с группой входов регистра сигналов управления, группа выходов которого соединена с первыми входами элемен-, тов И-ИЛИ группы и второй группой входов второго коммутатора, третья и четвертая группы входов которого являются группой входов управляющих сигналов абонентов и группой контрольных входов блока, группа выходов регистра маски прерывания соединена с вторыми входами элементов И-ИЛИ группы, выходы которых образуют выход блока, вторая группа управляющих входов первого коммутатора является группой сигнальных входов блока, выходы узла фиксации команды соединены с командными входами формирователей параметров сигналов группы и первого коммутатора, -кроме того, каждый блок управления интерфейсом группы содержит триггер разрешения, узел фиксации команды, два мультиплексора, три счетчика, элемент И, дешифратор, узел обращения к памяти и формирователь стробирующнх импульсов, причем единичный вход триггера разрешения и управляющие входы первого мультиплексора, узла фиксации команды и узла обращения к памяти образуют разрешающий вход блока, группы инфор мационных входов первого и второго мультиплексоров — группу управляющих входов блока, нулевой вход и выход триггера разрешения соединены соответственно с выходом элемента И и разрешающим входом первого мультиплексора, группы управляющих входов первого и второго мультиплексоров, разрешающий вход второго мультиплексора, установочные входы формирователя стробирующих импульсов узла обращения к памяти, первого, второго и третьего счетчиков, первый вход элемента И и первая группа входов дешифратора соединены с соответствующими разрядными выходами узла фиксации команды, выход первого мультиплексора соединен с разрешающими входами формирователя стробирующих импульсов и узла обращения к памяти, счетными входами первого, второго и третьего счетчиков, управляющий вход второго мультиплексора соединен с вьиодои второго счетчика, выход второго мультиплексора соединен со сбросовыми входами первого, второго, третьего счетчиков, блокирующим входом узла обращения к памяти, вторым входом элемента И и первым входом дешифратора, выход первого счетчика соединен с управляющими входами формирователя стробирующих импульсов, блока обращения к памяти и вторым входам дешифратора, третий вход которого соединен с выходом третьего счетчика, выходы формирователя стробнрующих импульсов и узла обращения к памяти являются соответственно управляющим и адресным вйиодами блока, группа выходов дешифратора — груп» пой сигнальных выходов блока, информационные входы узла фиксации команды и узла обращения к памяти образуют группу информационных входов блока, кроме того, блок управления буферной памятью данных содержит узел фиксации запросов, узел приоритета, .три элемента ИЛИ, группу элементов И, триггер, элемент задержки и группу элементов И-ИЛИ, причем входы узла фиксации запросов и элементов

И-ИЛИ группы образуют группу входов блока, выходы узла фиксации запросов соединены с входами узла приоритета, первая и. вторая группы выходов которого соединены соответственно с входами первого и второго элементов ИЛИ, выходы которых через третий элемент

ИЛИ соединены с первым входом триггера и через элемент задержки - с вторым его входом, выход триггера соединен с разрешающим входом узла приузла приоритета, а "их выходы оборитета, промежуточные выходы элемента задержки соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами

1149239 разуют вторую группу ка, выходы первого и ментов ИЛИ и выходы

И-ИЛИ образуют первую ходов блока. выходов бло-. второго элеэлементов группу вы1

Изобретение относится к вычислительной технике, в частности к систе мам обмена информацией, и может быть использовано при построении каналов

ЭВМ, обеспечивающих обмен с разнородными устройствами ввода-вывода, при построении устройств управления внешними устройствами (устройствами ввода-вывода), обеспечивающих обмен с разнородными каналами ЭВМ, и при построении самостоятельных устройств сопряжения для обеспечения обмена между разнородными ЭВМ и (или) разнородными устройствами ввода-вывода.

Известно устройство для обмена информацией, содержащее блоки связи устройств ввода-вывода и каналов ЭВМ (в дальнейшем — блоки интерфейса абонентов) и процессор, управляющий буфером данных и блоками интерфейса, с запоминающим устройством для команд и операндов, блок управления блок приоритета и блоки коммутации1 1)

Недостатком этого устройства является его ограниченная универсальность при связи с разнотипными абонентами.

Наиболее- близким к изобретению по технической сущности является устройство обмена, содержащее буферную память данных, интерфейсные блоки, память команд и операндов, управляе" мые процессором 523.

Недостатками известного устройства являются недостаточная универсальность при работе с разнотипными абонентами и низкое быстродействие.

Целью изобретения является расширение области применения за счет обеспечения возможности подключения абонентов с различными интерфейсами и повышение быстродействия.

Поставленная цель достигается тем, что в устройство, содержащее буферную память данных, группу интерфейсных блоков абонентов, запоминающий блок команд и операндов, блок выборки команд из памяти, прйчем информационный вход-выход буферной памяти данных через первую инS формационную шину соединен с информационными входами-выходами интерфейсных блоков абонентов группы, информационный . вход-выход блока выборки команд иэ памяти через вторую информационную

10 шину соединен с информационным входом-выходом запоминающего блока команд и операндов, введены блок формирования управляющих сигналов, блок управления буферной памятью данных и группа блоков управления интерфейсом, причем группа информационных входов блоков управления интерфейсом групп и группа информационных входов блока формирования управ ляющих сигналов соединены через вторую информационную шину с группой информационных выходов блока выборки команд иэ памяти, первая группа командных выходов блока выборки .ко>> манд из памяти соединена с группой командных входов блока формирования управляющих сигналов, группа входов управляющих сигналов абонентов которого является группой одноименных входов устройства., а группа управляющих абонентских выходов является группой одноименных выходов " устройства и соединена с группой ,управляющих входов каждого блока управления интерфейсом грУппы, груп3S па сигнальных выходов которого соединена с группой одноименных входов блока формирования управляющих сигналов, группа контрольных входов кото40 рого соединена с выходами "ошибки" интерфейсных блоков группы, выход блока формирования управляющих сигналов соединен с блокирующим входом блока выборки команд из памяти, выход которого соединен с адресиъаю

1149239 входом запоминающего блока команд и операндов, вторая группа командных выходов блока выборки команд иэ памяти соединена с разрешающими входами блоков управления интерфейсом группы, выходы управления интерфессом и адресные выходы которых соединены соответственно с управляющими входами интерфейсных блоков группы и группой входов блока управления . 10 буферной памятью данных, первая и вторая группы выходов которого соединены соответственно с группой адресных входов буферной памяти данных и разрешающими входами интерфейсных блоков группы, причем блок формирования управляющих сигналов содержит узел фиксации команды, два коммутатора, регистр маски прерывания, регистр сигналов управления, группу 20 элементов И-ИЛИ и группу формирователей параметров сигналов, причем группа информационных входов блока соединена с информационными входами узла фиксации команды и регистра мас- 25 ки прерывания, управляющие входы которых и группы управляющих входов первого коммутатора и формирователей параметров сигналов группы образуют группу командных входов блока, группы30 информационных входов формирователей параметров сигналов группы и первого коммутатора соединены с группой выходов второго коммутатора, выходы формирователей параметров сигналов группы соединены с первой группой входов второго коммутатора и в совокупности с группой выходов регистра сигналов управления образуют группу управляющих абонентских выходов бло- 40 ка, группа выходов первого коммутатора соединена с группой входов регистра сигналов управления, группа выходов которого соединена с первыми входами элементов И-ИЛИ группы и втоРой груп-45 пой входов второго коммутатора, третья и четвертая группы входов которого являются группой входов управляющих сигналов абонентов и группой контрольных входов блока, группа вы- g0 ходов регистра маски прерывания соединена с вторыми входами элементов

И-ИЛИ группы, выходы которых образуют выход блока, вторая группа управляющих входов первого коммутатора яв- у ляется группой сигнальных входов блока, выходы узла фиксации команды соединены, с. командными входами формирователей параметров сигналов группы н первого коммутатора, кроме того, каждый блок управления интерфейсом группы содержит триггер разрешения, л узел фиксации команды, два мультиплексора, три счетчика, элемент И, дешифратор, узел обращения к памяти и формирователь стробирующих импульсов, причем единичный вход триггера разрешения и управляющие входы первого мультиплексора, узла фиксации команды и узла обращения к памяти образуют разрешающий вход блока, группы информационных входов первого и второго мультиплексоров образуют группу управляющих входов блока, нулевой вход и выход триггера разрешения соединены соответственно с выходом элемента И и разрешающим входом первого мультинлексора,группы управляющих входов первого и второго мультиплексоров, разрешающий вход второго мультиплексора, установочные. входы формирователя стробирующих импульсов узла обращения к памяти, первого, второго и третьего счетчиков, первый вход элемента

И и первая группа входов дешифратора соединены с соответствующими разрядными выходами узла фиксации команды, выход первого мультиплексора соединен с разрешающими входами формирователя стробирующих импульсов и узла обращения к памяти, счетнымн входами первого, второго и третьего счетчиков, управляющий вход второго мультиплексора соединен с выходок втарого счетчика, выход второго мультиплексора соединен со сбросовыми входамй первого, второго и третьего счетчиков, блокирующим входом узла обращения к памяти, вторым входом элемента И и первым входом дешифратора, выход первого счетчика соединен с управляющими входами формирователя стробирующих импульсов, блока обращения к памяти и вторым входом дешифратора, третий вход . которого соединен с выходом третьего счетчика, выходы формирователя стробирующих импульсов и узла обращения к памяти являются соответственно управляющим и адресным выходами блока, группа выходов дешифратора является группой сигнальных выходов блока, информационные входы узла фиксации команды и узла обращения к памяти образуют группу информа1149239 ционных входов блока, кроме того, блок управления буферной памятью данных содержит узел фиксации запросов, узел приоритета, три элемента ИЛИ, группу элементов И, триггер, 5 элемент задержки и группу элементов

И-ИЛИ, причем входы узла фиксации запросов и элементов И-ИЛИ группы образуют группу входов блока, выходы узла фиксации запросов соединены с входами узла приоритета, первая и вторая группы выходов которого соединены соответственно с входами. первого и второго элементов ИЛИ, выходы которых через третий элемент ИЛИ соеди- > иены с первым входом триггера и через

/ элемент задержки — с вторым его входом, выход триггера соединен с разрешающим входом узла приоритета, промежуточные выходы элемента задержки соединены с первыми входами элементов И группы, вторые входы которых аоединены с выходами узла приоритета, . а их выходы образуют вторую группу выходов блока, выходы первого и второго элементов ИЛИ и выходы элементов И-ИЛИ образуют первую группу выходов блока.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — струк- ЗО турная схема блока управления интерфейсом; на фиг. 3 - структурная схема блока формирования управляющих сигналов; на фиг. 4 — пример возможного построения блока управления буферной памятью данных.

Устройство содержит буферную память 1 данных, группу интерфейсных блоков 2 абонента, блок 3 выборки ко-40 манд из памяти (процессор), запоминающий блок 4 команд и операндов, блок 5 формирования управляющих сигналов, группу блоков 6 управления интерфейсом, блок 7 управления бу- 45 фер ной памятью данных, информационную шину З,информационную шину 9 абонента, мультиплексоры 10 и 11, òðèããåð 12 разрешения, счетчики 13-15, элемент . И 16, формирователь 17 стробирующих So импульсов, узел 18 обращения к памяти, дешифратор 19, узлы 20 и 21 фиксации команды, коммутаторы 22 и

23, регистр 24 сигналов управления, регистр 25 маски прерывания, формирователь 26 сигналов прерывания, формирователи 27-29 параметров сигналов, узел 30 фиксации запросов, узел 31 приоритета, элементы ИЛИ

32-34, триггер 35, элемент 36 задержки, группу элементов И 37, группу элементов И-ИЛИ 38.

Устройство работает следующим образом.

До начала работы при сборке системы в постоянное запоминающее устройство, являющееся частью запоминан щего блока 4 команд и операндов, saносится программа работы процессора и необходимые для ее исполнения константы, на коммутационных полях узлов 20 блоков 6 управления интерфейсом набирается постоянная часть . управляющей информации, необходимой для работы этих блоков (например, указание о том, потенциальные или импульсные сигналы должен будет выдавать абоненту соответствующий блок 2 интерфейса, длительность выходных импульсов и т.д.), на первом коммутационном поле узла 21 блока 5 набирается постоянная часть управляющей информации, необходимой для ра боты этого блока (например, указания о полярности и длительности выходных сигналов узлов автономной обработки сигналов), на втором коммутаторе 23 блока 5 устанавливается опредепенная коммутация входов для сигналов управления, поступаюешюх от абонентов на входы блока и его собственных выходов, выходы блока 5 соединяются с проводами для передачи сигналов управления-к абонентам, а информационные входы и выходы блоков 2 — с информационными шинами абонентов (устройств ввода-вывода и/или каналов 3BN).

Дальнейшая работа устройства осуществляется под управлением программы процессора 3.

При исполнении определенных команд (т.е. команд с онределеннъв и кодами операции) процессор организует чтение из блока 4 переменных частей управляющей информации для блока 5 или для блоков 6 и вырабатывает сигналы соответственно *а выходах для сигналов управления, при получении которых в блоке 5 или в каком-либо из .блоков 6 происходит прием информации из информационной шины запоминающего блока 4 в регистр командного слова, имеющийся в составе узла 21 блока 5, или в регистр командного слова узла

20 блока 6. Аналогичным образом про1149239 цессор (при исполнении команд с другими кодами операции) организует пересылку информации из запоминающего блока 4 в регистр 25 маски прерываний, имеющийся в составе блока 5, и в ре- 5 гистры начального адреса узла 18 в блоках.

Программа процессора может быть построена так, что в дальнейшей работе устройства процессор берет на себя полностью все функции по управлению интерфейсом. Рассмотрим этот вариант.

Вариант А. Разводка сигналов управления от абонентов на коммутаторе !5

23 и информация в регистре 25 маски прерываний блока 5 таковы, что любой сигнал управления, поступающий по интерфейсу от какого-либо абонента на один из входов блока 5, всегда вызывает появление сигнала на одном из выходов блока 5, поступая на соответствующий вход из числа входов для сигналов прерывания процессора 3.

Этот сигнал инициирует выполнение в процессоре 3 программы, которая обрабатывает необходимую реакцию на поступивший от абонента сигнал управления.

В свою очередь процессор имеет ЗО возможность при исполнении определенных команд {с определенными кодами операции} выдавать сигналы на свои выходы для сигналов управления, которые, поступая на входы блока 5, З5 а внутри блока 5 — на входы коммутатора 22, устанавливают в состояние или "0" определенные триггеры в регистре 24 сигналов управления, при этом на выходах блока 5 форми- 4о руются сигналы управления для абонентов.

Обмен информацией между абонентами и памятью 1 данных в рассматриваемом варианте организации работы осуществляется следующим образом.

Первоначально процессор устанавливает в узле 20 блока 6, связанного через блок 2 с данным абонентом, информацию, которая в совокуп- О ности с управляющей информацией, набранной на коммутационном поле узла

20, указывает, что мультиплексоры 10 и 11 не должны срабатывать от сигналов на нх информационных-. входах, а 55 также содержит указания о направлении обмена, формате абонента, о том, имеются ли в составе информации, с которой работает абонент, разряды контроля байтов по mod 2 и о полярности сигналов контроля, форме и длительности выходных информационных сигналов для абонента, количестве сдвигов, которые должны быть выполнены для заполнения или освобождения сдвигового регистра в блоке 2, о запрещении выдачи выходных сигналов вторым и третьим счетчиками 14 и 15 для случая, когда информация передается в направлении от абонента, а при передаче информации в обратном направлении — о количестве входных сигналов второго счетчика 14, при достижении которого им должен быть сформирован выходной сигнал, третьему счетчику 15 выдача выходных .сигналов в рассматриваемом варианте запрещается при любом направленки обмена, о формате обращения к памяти 1 данных в интересах обмена информацией с данным абонентом.

Далее процессор 3 формирует сигналы на одном из своих выходов для сигналов управления - том, который соединен одним из входов нужного блока

6. Эти сигналы проходят непосредственно на выход нервого мультиплексора !

О и с него — на счетный вход первого .счетчика 13 на вход Формирователя 17 и на вход узла !8.

Таким образом, в рассматриваемой ситуации гервый сигнал, выданный процессором 3 на том из его выходов для сигналов управления, который внутри рассматриваемого блока 6 соединен с дополнительным входом первого мультиплексора 10 в конечном итоге приводит к приему в сдвиговый регистр блока 2 группы разрядов с информационной шины.абонента, причем размер группы соответствует формату абонента и последующему сдвигу информации в этом регистре на такое же количество разрядов, а также к увеличению на единицу кода в счетчике 13 в блоке 6, связанном с данным блоком 2.

До тех пор, пока сдвиговый регистр в блоке 2 не будет заполнен, последующие сигналы на том же выходе процессора будут производить аналогичное действие. При заполнении сдвигового регистра и блоке 2 (т.е. когда количество информации в регистре будет равно заданному формату обращения к буферу данных) код, накопленный в

9 ll49239 10 счетчике 13, совпадает с кодом, установленным заранее на тех выходах узла

20, которые соединены с установочными входами указанного счетчика 13, в результате чего сигнал, поступаю- 5 щий на его счетный вход, вызывает появление выходного сигнала. Выход первого счетчика 13 соединен с управляющим входом формирователя 17 и с входом узла 18.

Поступая на вход формирователя 17, выходной сигнал счетчика 13 блокирует сигналы сдвига таким образом, что последний из сигналов, поступающих на вход. формирователя, не вызывает появления управляющего сигнала "Сдвиг на выходе, но обычным образом формирует стробы приема в сдвиговый регистр, в результате чего последняя группа разрядов от абонента принимается в свдиговый регистр блока 2.

Общее количество сигналов, инициируемых процессором 3 для одноразового срабатывания блока для выполнения одного сеанса связи, равно вооб- 5 ще отношению формата обращения к памяти 1 данных к формату абонента. Например, если формат абонента 1 байт, а формат обращения к памяти 4 байта, то количество сигналов процессора рав-.. 30 но 4. Могут быть и исключения из этого правила, например, если формат абонента 1 бит, слово абонента имеет формат 27 бит, причем контроль по шо4 2 не используется, то количество З5 сигналов процессора для выполнения сеанса связи равно 27, формат записи в память 1-4 байта с приформированными контрольными разрядами (всего

36 бит), но в последнем байте 5 ин- д0 формационных разрядов не заполнены.

В зависимости от свойств абонента программа процессора либо самостоятельно определяет интервалы времени между указанными сигналами, либо опирается на сигналы прерывания, формируемые из управляющих сигналов от абонента.

Частный случай описанного сеанса обмена состоит s том, что формат або"M нента равен формату обращения х буферу данных. В этом случае в узле

20 должен быть установлен код

И 1I ...0001 в тех выходных разрядах, которые соединены с установочным входом счетчика 13, первый же сигнал от процессора, прошедший через вход первого мультиплексора 10 на его выход, проходит также на выход счетчика 13. Как видно, никаких сдвигов в сдвиговом регистре блока 2 при этом не происходит, а сразу срабатывает узел 18, инициирующий запись в память f данных информации, принятой от абонента в сдвиговый регистр блока 2 °

Сеанс обмена абонента с памятью

1 данных в случае, когда передача информации идет в направлении от памяти данных к абоненту, для рассматриваемого варианта работы устройства идет аналогично описанному выше случаю передачи информации в обратном направлении со следующими отличиями.

Первый инициированный процессором сигнал, прошедший в блоке 6 через мультиплексор 10, поступает на вход формирователя 17. Тот же сигнал, поступая на вход узла 18, проходит в нем на тот из выходов сигналов и адресов обращения к памяти 1 данных от блока 6 в качестве сигнала "Чтение". Другие цепи узла 18 работают при этом так же, как при записи (см. выше) . Сигнал "Чтение" из блока 6 поступает далее на один из входов блока 7, в результате чего на одном из выходов блока 7 управления буфером данных формируется команда Чтение" (а команда "3aпись" на выходе) . Сигнал с выхода для ответных сигналов блока 7, который в цикле записи в блоке 2 бып заблокирован, в рассматриваемом случае в надлежащий момент времени разрешает прием в сдвиговый регистр блока 2 информации с информационной шины, прочитанной из памяти 1 данных, для чего проходит через соответствующий вход для сигналов управления блока 2 на вход для строба приема, имеющийся в числе входов для сигналов управления входными логическими схемами.

Если формат абонента меньше, чем формат обращения к памяти данных, то второй сигнал, инициированный процессором и прошедший на выход мультиплексора 10 в блоке 6, поступает на вход формирователя 17 и формирует команду "Сдвиг". Выходной сигнал, поступая через один из выходов блока

6 на соответствующий вход для сигналов управления блока 2, является стробом дпя выдачи информации из сдви1149239

12 гового регистра блока 2 к абоненту.

Одновременно внутри формирователя 17 выходной сигнал пропускает сигналы генератора импульсов на счетный вход счетчика (не показаны). Когда количество прошедших импульсбв сравняется с заданным кодом длительности выходного сигнала, поступающего от узла

20 на группу входов формирователя 17, которая соединена с установочными входами счетчика, выходной сигнал которого снимает строб выдачи информации к абоненту. Если старший разряд кода длительности импульса содержит

"единицу", то выходной сигнал указанного счетчика блокируется, а блок

2 выдает абоненту потенциальные сигналы.

В действительности при выдаче импульсных сигналов команда "Сдвиг" должна быть задержана на длительность строба выдачи из сдвигового регистра.

Каждый из последующих сигналов с выхода мультиплексора 10 также вызывает только выполнение сдвига в сдви- говом регистре блока 2 и выработку строба для выдачи очередной группы разрядов к абоненту.

Так происходит до тех пор, пока одновременно с сигналом на выходе мультиплексора 10 не появится также сигнал на выходе счетчика 13, обозначающий в данном случае освобождение сдвигового регистра в блоке 2 и поступающий на вход формирователя 17 и З5 на вход узла 18.

В отличие от ситуации, когда ин- . формация передается от абонента к памяти 1 данных и когда количество сигналов, которые процессор должен 40 инициировать на выходе мультиплексора 10, для выполнения одного сеанса связи с абонентом равно вообще отношению формата обращения к буферу данных к формату абонента, в рассмат-45 риваемой ситуации количество этих сигналов должно быть на один больше

Поскольку первый из указанных сигналов израсходован на чтение информации из памяти 1 данных в сдвиговый so регистр, сигнал "Сдвиговый регистр (f заполнен {освобожден) на самом деле формируется счетчиком 13 в блоке 6 в момент, когда освобождение сдвигового регистра еще не закончено и тре- буется дополнительное одноразовое срабатывание блока автономного управления интерфейсом. !

Указанный дополнительный сигнал с выхода мультиплексора 10, поступая на вход формирователя 17, не вызывает появления команды Сдвиг" на выходе.

Частный случай описанного сеанса обмена, когда формат абонента равен формату обращения к буферу данных, отличается от рассмотренного выше аналогичного частного случая для передачи информации в направлении от абонента. Если при передаче информации от абонента для указан-. ного частного случая процессор должен был инициировать всего один сигнал одноразового срабатывания, блока автономного управления интерфейсом, то здесь необходимы два таких сигнала. Код, устанавливаемый в узле 20, как и при приеме от абонента, должен быть "...0001". Поэтому первый сигнал одноразового сра6атывания с выхода мультиплексора 10 вызывает одновременно и сигнал "Сдвиговый регистр заполнен (освобожден)" на выходе узла счетчика 13. Эти два сигнала, поступая одновременно на входы формирователя 17, приводят к появлению сигнала "Чтение" и моди-, -фикации адреса. Чтобы следующий сигнал одноразового срабатывания блока

6 не вызвал появления повторного . сигнала "Чтение" и еще одной модификации адреса, на входах счетчика 14 должен быть заранее установлен код

"...0010". Тогда одновременно с вторым сигналом одноразового срабатывания блока 6 появляется сигнал на выходе счетчика 14 который проходит непосредственно на выход мультиплексора 11. Второй сигнал одноразового срабатывания блока 6, поступая- на вход формирователя 17, формирует строб выдачи информации из сдвиговаго регистра блока 2 абоненту, На этом сеанс связи с абонентом заканчивается.

Рассмотрим вариант работы устройства, в котором вся обработка сигналов для абонентов, т.е. обмен информацией мелду абонентами, с одной стороны, и памятью 1 данных с другой, идут по-прежнему, как и в варианте

А под непосредственным управлением процессора Э, .но существенным образом используются возможности блока

5 и блоков 6, вследствие чего достигается существенная экономия

1149239 в количестве операций процессора, приходящихся на выработку одного сигнала управления для абонента и на реализацию собственно обмена.

Указанная экономия в этом варианте, 5 называемом далее вариантом Б, достигается в случаях, когда должна формироваться серия однотипных сигналов и выполняться серия однотипных сеан10 сов связи с абонентом.

Вариант Б. Если должна формироваться серия однотипных сигналов управления для абонента, то процессор первоначально засылает (так как это было 15 описано выше) в регистр узла 21 блока 5 командное слово, которое в совокупности с инфбрмацией, набранной на коммутационном после указанного блока, содержит указания, которые с выходов 20 узла 21 поступают на кодовые входы какого-либо из формирователей 22-29 о необходимой временной задержке выходных сигналов относительно сигналов процессора, которые в дальнейшем 25 инициируют срабатывание данного узла, о длительности и полярности выходных сигналов.

Далее процессору достаточно выполнить всего одну команду, формирующую ЗО сигнал управления на том из его выходов, который связан с определенным входом для управления формироватепей 27-29, в результате на выходе данного формирователя, являющемся одним иэ выходов блока 5 и соединенным с одним из проводов для передачи сигналов управления аобоненту, формируется сигнал, длительность которого, полярность и временная задержка щ относительно сигнала управления, выданного процессором, определены заранее, а необходимость в операциях процессора для переключения триггера в регистре сигналов управления, отсчета требуемой длительности сигнала управления и возвращения триггера в регистре 24 в исходное состояние (носле истечения необходимой длительности импульса) отпадает. Существенно 5р упрощаются также программы процессора для того случая, когда выдаваемый сигнал должен быть по времени увязан с операциями, осуществляющими собственно обмен с абонентом (сдвиги в сдвиговом регистре блока интерфейса, выработка стробов вшдачи из сдвигового регистра и т.п.).

При организации собственно обмена с абонентом в рассматриваемом варианте организации работы устройства предполагается, что однородные сеан сы обмена информацией между абонентом и памятью данных будут повторяться многократно, причем в памяти данных будут выбираться последовательные адреса. Если количество сеансов обмена велико, то область адресов

i должна быть ограничена и замкнута в кольцо

Первоначально, как и в варианте А, процессор засыпает управляющую информацию в регистр узла 20 блока 6 и адрес, соответствующий начальному адресу отведенной области адресов в памяти 1 данных, в регистр начального адреса в узле 18. Информация, засыпаемая в регистр командного сл