Регистр последовательного приближения

Регистр последовательного приближения

Иллюстрации

Показать все

Реферат

 

РЕГИСТР ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ, содержащий Т-триггер и ячейки, каждая из которых состоит из первого и второго D-триггеров, Элемента ИЛИ и, кроме первой и последней ячеек, элемента И, причем Свход второго D-триггера каждой нечетной ячейки соединен с инверсным, а каждой четной ячейки, кроме последней , с прямым выходом Т-триггера, Т-вход которого является тактовым входом регистра, отличающийс я тем, что, с целью расширения области применения регистра за счет обеспечения возможности работы его первого разряда в течение вух тактов , прямой выход первого D-триггера каждой ячейки соединен с первым входом элемента ИЛИ данной ячейки, инверсный выход второго D-триггера каждой ячейки, кроме последней, соединен с С-входом первого П-триггера и вторым входом элемента ИЛИ данной ячейки , а С-вход первого П-триггера и . второй вход элемента ИЛИ последней ячейки соединены с прямым выходом Т-триггера, D-вход первого D-триггера каждой ячейки, кроме последней, является первым управляющим входом регистра, D-вход первого D-триггера последней ячейки является вторым управляющим входом регистра, выход элемента ИЛИ первой ячейки является одним информационным выходом регистра, а выход элемента ИЛИ каждой ячейки, кроме последней, соединён с первым входом элемента И данной ячейки, второй вход элемента И соединен с прямым выходом второго D-триггера предьщущей ячейки и с D-входом второго Dтриггера данной ячейки, а выходы элементов И являются другими информационными выходами регистра, прямой выход второго D-триггера предпоследней ячейки соединен с С-входом второго D-триггера последней ячейки, выход 4 СО элемента ИЛИ последней ячейки соединен с R-входом второго D-триггера 1 данной ячейки, прямой выход .которого соединен с R-входом второго D-тригге-, ра каждой ячейки, D-вход второго Dтриггера первой и последней ячеек является входом логической единицы.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 С 11 С 19/00 л

К AST0PCH0MY СОИД ЕТИЛЬСТВУ. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3238253/18-24 (22) 09,01.81 (46) 15. 11.88. Бюл. У 42 1 (72) Е.А. Рябов, Д.В. Сотский и Б.Г.Федорков (53) 681.327.66(088.8) (56) Патент США У 4083043, кл. 340-347, онублик. 1978.

Data Book Adranced Micro Deviced, 1975, р. 28. (54) (57) РЕГИСТР ПОСЛЕДОВАТЕЛЬНОГО

ПРИБЛИЖЕНИЯ, содержащий Т-триггер и ячейки, каждая иэ которых состоит из первого и второго D-триггеров, элемента ИЛИ и, кроме первой и последней ячеек, элемента И, причем Свход второго D-триггера каждой нечетной ячейки соединен с инверсным, а каждой четной ячейки, кроме последней, с прямым выходом Т-триггера, Т-вход которого является тактовым входом регистра, о т л и ч а ю щ и йс я тем, что, с целью расширения области применения регистра за счет обеспечения воэможности работы его первого разряда в течение двух тактов, прямой выход первого D-триггера каждой ячейки соединен с первым вхоl дом элемента ИЛИ данной ячейки, инверсный выход второго D-триггера каждой ячейки, кроме последней, соединен с С-входом первого D- риггера и вторым входом элемента ИЛИ данной ячейки, а С-вход первого В-триггера и . второй вход элемента ИЛИ последней ячейки соединены с прямым выходом

Т-триггера, D-вход первого D-триггера каждой ячейки, кроме последней, является первым управляющим входом регистра, D-вход первого D-триггера последней ячейки является вторым управляющим входом регистра, выход элемента ИЛИ первой ячейки является одним информационным выходом регистра, а выход элемента ИЛИ каждой ячейки, кроме последней, соединен с первым входом элемента И данной ячейки, второй вход элемента И соединен .с прямым выходом второго D-триггера предыдущей ячейки и с 0-входом второго Dтриггера данной ячейки, а выходы элементов И являются другими информационными выходами регистра, прямой выход второго D-триггера предпоследней ячейки соединен с С-входом второго

D-триггера последней ячейки, выход элемента ИЛИ последней ячейки соединен с К-входом второго D-триггера данной ячейки, прямой выход .которого соединен с R-входом второго D-тригге-, ра каждой ячейки, D-вход второго Dтриггера первой и последней ячеек является входом логической единицы.

1149791

Изобретение относится к области вычислительной .техники и предназначено для использования в аналогоцифровых преобразователях (AW) .

Известен регистр последовательного приближения, входящий в состав аналого-цифрового преобразователя. Этот регистр обладает высоким быстродей ствием, но сложен и потребляет значи- 10 тельную мощность.

Наиболее близким:.по технической сущности к предложенному является регистр, содержащий инвертор, Т-триггер, элемент ИЛИ-НЕ и ячейки, каждая 15 из которых содержит первый и второй

RS- u DRS-триггеры и элемент И, каж-, дая разрядная ячейка, кроме первой и последней, содержит элемент ИЛИ и в второй элемент И, тактовый sxop вто- 20 рого DRS-триггера каждого разряда соединен е выходом инвертора, выход которого соединен с тактовым входом первого RS-триггера каждой ячейки.

Недостатком этого регистра являет- 25 ся низкое быстродействие. Другим недостатком известных регистров является снижение быстродействия АЦП последовательного приближения из-за того, что время цикла преобразования 30

Т t<(N+ 1), где N — число разрядов;

- период тактовой частоты, оп,ределяемой временем установления первого (старшего) раз- 35 ряда цифроаналогового преобразователя (ЦАП) .

Так как время установления старшего разряда из-за наибольшего его веса превышает время установления лю- 40 бого из последующих разрядов, то время T„> получается завьш енным, что снижает быстродействие АЦП и сужает область применения регистра.

Целью изобретения является расширение области применения регистра за счет обеспечения воэможности работы его первого разряда в течение двух тактов.

Поставленная цель достигается тем, что в регистре последовательного приближения, содержащем Т-триггер и ячейки, каждая из которых состоит из первого и второго D-триггеров, элемента ИЛИ и, кроме первой и последней ячеек, элемента И, причем С-вход второго D-триггера каждой нечетной ячей- ки соединен с инверсным, а каждой четной ячейки, кроме последней, с прямым выходом Т-триггера, Т-вход которого является тактовым входом регистра, в отличие от прототипа прямой выход первого D-триггера каждой ячейки соединен с первым входом элемента ИЛИ данной ячейки, инверсный выход второго D-триггера каждой ячейки, кроме последней, соединен с С-входом первого D-триггера и вторым входом элемента ИЛИ данной ячейки, а С-вход первого D-триггера и второй вход элемента ИЛИ последней ячейки соединены с прямым выходом T-триггера, D-вход первого D-триггера каждой ячейки, кроме последней, является первым управляющим входом регистра, D-вход первого D-триггера последней ячейки является вторым управляющим входом регистра, выход элемента ИЛИ первой ячейки является одним информационным выходом регистра, а выход элемента

ИЛИ каждой ячейки, кроме последней, соединен с первым входом элемента И данной ячейки, второй вход элемента

И соединен с прямым выходом второго

D-триггера предыдущей ячейки и с

D-входом второго D-триггера данной ячейки, а выходы элементов И являются другими информационными выходами регистра, прямой выход второго D-триг-. гера предпоследней ячейки соединен с С-входом второго П-триггера последней ячейки, выход элемента ИЛИ последней ячейки соединен с R-входом второго D-триггера данной ячейки, прямой выход которого соединен с

R-входом второго D-триггера каждой ячейки, D-вход второго D-триггера первой и последней ячеек является входом логической единицы.

На фиг.1 представлена структурная схема регистра на фиг.2 — временная диаграмма работы схемы.

Регистр содержит Т-триггер 1, разрядные ячейки 2, 3, 4, каждая из которых содержит первый 5 и второй

ЬП-.триггеры, элемент ИЛИ 7 и, кроме первой и последней, элемент И 8. Регистр имеет первый 9 и второй 10 управляющие входы, тактовый вход 11 и выходы 12, 13.

Регистр работает следующим образом.

В исходном состоянии на входе 10— логическая единица, на прямых выходах

D-триггеров Ь всех разрядов, кроме последнего, — также логическая единица, а на выходе D-триггера последне3 114979

ro разряда — логический ноль, так как на его R-вход поступает логическая единица с выхода предпоследнего разряда, D-триггеры 5 всех разрядов, кроме последнего, находятся в режиме хранения предыдущей информации, так как на их С-входах — логические нули, поступающие с инверсных выходов

D-триггеров 6 тех же разрядов, причем 10 эта информация через элемент ИЛИ в первом разряде и через элементы ИЛИ . и И сохраняется на информационных выходах. С приходом логического нуля на вход 10 триггер 5 последнего разряда по тактовому сигналу С„. устанавлива1 ется в состояние логического нуля, . по тактовому сигналу С на выходе элемента ИЛИ 7 устанавливается логический ноль и на выходе D-триггера 6 2О последнего разряда устанавливается логическая единица, которая переводит -, по R-входам D-триггеры 6 всех преды- дущих разрядов в состояние логического нуля. Появление логической едини- 25 цы н инверсном выходе D-триггера 6 первого разряда переводит D-триггер

5 того же разряда в следящее положение и через элемент ИЛИ 7 устанавливает на информационном выходе первого ЗО разряда логическую единицу, а на информационных выходах остальных разрядов устанавливается логический ноль, так как на входе элемента И 8 появляется логический ноль с прямого выхода

D-триггера 6 предыдущего разряда.

4 да, установленний в единичное состояние сигналом С, с выхода элемент

ИЛИ 7, по R-входу устанавливается в состояние логического нуля, однако состояние D-триггеров 6 остальных разрядов не изменяется, так как на их входах — либо логический нуль, :,либо они тактируются следующим такIToM С окончанием второго тактового импульса появляющаяся "единичная фаза сигнала С устанавливает D-триггер 6 первого разряда в состояние логической единицы, что переводит Dтриггер 5 первого разряда в режим хранейия и устанавливает через элемент И следующего разряда логическую единицу на его информационном выходе.

Таким образом, онробование первого старшего разряда, ЦАП продолжается в течение двух тактовых импульсов и, если, как было предположено выше, U„(a4 UK4 = Б„,„„, то а „= 0 и сохраняется до конца преобразования .

Допустим, что U„ i а, U«+ а20„2

= UNAn где а — код второго разряда, а U 2 — напряжение ЦАПа, соответствующее второму разряду. Тогда в пределах третьего тактового импульса на вход 9 поступает логическая единица, которая должна оставить триггер 5 второго разряда в состоянии логической единицы, что соответствует коду а2 1 °

При работе регистра в аналогоцифровом преобразователе последователького приближения напряжение, соответствующее логической единице первого разряда цифроаналогового преобразователя, U сравнивается с измеряемым напряжением U„ ° Если U» > U, где

U „> — напряжение, поступанфее на компаратор с цифро-аналогового преобразователя, то на выходе комнаратора появляется логическая единица, если

U» (UqAï на выходе — логический ноль.

Допустим, что UÄ z aÄ, где а„— код первого разряда регистра, тогда на выходе компаратора (входе 9 регистра) будет сигнал логического нуля, который устанавливает

Р-триггер 5 первого разряда в состояние логического нуля, что соответствует коду а, = О.

С окончанием первого тактового импульса 0-триггер 6 последнего разряДалее с приходом 4-го тактового импульса триггер 6 второго разряда устанавливается в состояние логичесщ кой единицы, на тактовый вход D-триггера 5 второго разряда поступает сигнал, логического нуля, D-триггер 5 переходит в режим хранения и логическая .единица с его выхода через элемент

45 ИЛИ 7 и элемент И 8, на втором входе которого сохраняется логическая единица от Р-триггера 6 первого разряда, устанавливается на информационном выходе второго разряда.

После установки кода в младшем разряде на тактовый вход D-триггера

6 последнего разряда поступает логическая единица, и триггер 6 снова устанавливается в единичное состояние, 5 процесс преобразования повторяется.

Если до окончания цикла преобразова.ния сигнал на входе 10 получает еди ничное значение, то триггер 6 последнего .разряда остается в нулевом сос11497

1.Й Я-д 3-й Фй

Ялод триемра Вход еиейоа ф УЛИ7

Й. Выход триегера

Вход Ю

Лог д" лог."I"

Виход т оегс а ф 6

Ф йаод зленен eu алю7

Э» авиа mpueeupuS доход В

Х "Р"а =д

Окончание

Выход зленента

Ф или 7

В В ход ьи-. тиоа ФЮ

Юие гера S аг» хр» е»

Фиг.2

ВБЫПИ Заказ 5574 Тираж 590 Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4 тоянии, н на выходах регистра сохраняется предыдущая информация.

Повышение быстродействия происхо5 дит из-эа того, что в предлагаемом регистре для установления первого (старшего) разряда ЦАП. отводится время, равное двум длительностям периода тактовой частоты, а Сама тактовая 10 частота может быть выбрана, исходя из времени установления 2-го разряда, которое может быть в 2 раза меньше, чем установления старшего разряда.

91 6

Время преобразования при применении предложенного регистра

Тп) = и (И + 2) ° где t — время установления второго разряда ЦАП.

Тогда при t = 2, t< = 2 время преобразования, например для 10-и разрядного регистра Т„„= 12, а у известных регистров Т„р = 22.

Таким образом, предложенный регистр может использоваться в ЦАП и

АЦП повышенного быстродействия, что расширяет область его применения .