Способ измерения среднего значения напряжения произвольной формы и устройство для его осуществления

Способ измерения среднего значения напряжения произвольной формы и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

1. Способ измерения среднего значения напряжения произвольной формы, основанный на раздельном интегрировании двух величин с нулевыми начальными условиями в течение кр,нечного интервала времени, отличающийся тем, что, с целью повышения точности измерения, упомянутому раздельному интегрированию подвергают сумму и разность опорного и исследуемого напряжений, сравнивают результаты интегрирования, по результату сравнения определяют знак среднего значения исследуемого, напряжения, большую из полученных в результате интегрирования величин уменьшают по.зкспоненциальному закону до меньшей и по интервалу времени , отсчитанному от начала уменьшения большей величины до момента ее сравнения с меньшей, судят о собственно среднем значении исследуемого напряжения. 2. Устройство для измерения среднего значения напряжения произвольной формы, содержащее два интегратора , первые сигнальные входы которых соединены с выходами соответственно первого и второго входных ключей , блок управления, первый выход которого подключен к управляющим йходам обоих интеграторов, а второй выход - к управляющим входам первого и второго входных ключеу, источник опорного напряжения, входную шину, шину синхронизации и шину запуска , соединенные соответственно i с сигнальным входом первого входного ключа, первым и вторым входами блока (Л управления, выходной индикатор, отличающееся тем, что, С с целью повышения точности, в него введены компаратор, инвертор,.третий входной ключ, два коммутирукядих ключа , преобразователь время-код и регистратор знака , а интеграторы снабжены вторыми сигнальными входами и СП выполнены с суммированием входных о ел напряжений, причем входы компаратора соединены с выходами интегра05 тор ов, а выход - с третьим входом блока управления, инвертор включен между входной шиной и сигнальным входом второго входного ключа, коммутирующие ключи включены между выходами и перв.ыми сигнальньми входа ми соответствующих интеграторов и подключены управляющими входами соответственно к третьему и четвертому выходам блока управления, информационный и управляющий входы преобразователя время-код соединены с пятым и вторым выходами блока уп

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) G 01 R 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ

{21) 3610678/24-21 (22) 16.06.83 (46) 15,04.85. Бюл. Р 14 (72) В.А. Иедникав и A.Í. Порынов (71) Куйбышевский ордена Трудового

Красного Знамени авиационный институт им. акад. С.П. Королева (53) 621.317.7(088.8) (56} Авторское свидетельство СССР к- 568150, кл. Н 03 Н 7/10, 1974.

Справочник по нелинейным схемам.

Под ред. Д. Шейнголда, И., "Мир", 1977, с. 116-117, фиг. 2.3.12. (54) СПОСОБ ИЗИЕРЕНИЯ СРЕДНЕГО ЗНАЧЕНИЯ НАПРЯ1КЕНИЯ ПРОИЗВОЛЬНОЙ ФОРМЫ .

И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ, (57) 1. Способ измерения среднего значения напряжения произвольной формы, основанный на раздельном интегрировании двух величии с нулевыми начальными условиями в течение конечного интервала времени, о т— л и ч а ю шийся тем, что, с целью повышения точности измерения, упомянутому раздельному интегрированию подвергают сумму и разность опорного и исследуемого напряжений,. сравнивают результаты интегрирования, по результату сравнения определяют знак среднего значения исследуемого. напряжения, большую .из полученных в результате интегрирования величин уменьшают по.экспоненциальному закону до меньшей и по интервалу времени, отсчитанному от начала уменьшения большей величины до момента ее сравнения с меньшей, судят о собственно среднем значении исследуемого напряжения.

„„Я0„„1150561

2. Устройство для измерения среднего значения напряжения произвольной формы, содержащее два интегра- тора, первые сигнальные входы которых соединены с выходами соответственно первого и второго входных ключей, блок управления, первый выход которого подключен к управляющим входам обоих интеграторов, а второй выход — к управляющим входам первого и второ" î входных ключей, источник опорного напряжения, входную шину, шину синхронизации и шину запуска, соединенные соответственно с сигнальным входом первого входного ключа, первым и вторым входами блока управления, выходной индикатор, отличающееся тем, что, с целью повышения точности, в него введены компаратор, инвертор, третий входной ключ, два коммутирующих клю- . ча, преобразователь время-код и регистратор знака, а интеграторы снабжены вторыми сигнальными входами и выполнены с суммированием axopíûõ напряжений, причем входы компаратора соединены с выходами интеграторов,а выход †. с третьим входом блока управления, иивертор включен между входной шиной и сигнальным входом второго входного ключа, коммутирующие ключи включены между выходами и первыми сигнальными входа- ми соответствующих интеграторов и подключены управляющими входами соответственно к третьему и четвертому выходам блока управления, информационный и управляющий входы преобразователя время-код соединены с пятым и вторым выходами блока уп1150561 равления, а выходы — с входами выходного индикатора, входы регистратора знака подключены к шестому и седьмому выходам блока управления, а вторые сигнальные входы обоих интеграторов соединены с выходом источника опорного напряжения через третий входной ключ, подключенный управляющим входом к второму выходу блока управления. !

3. Устройство по п.2, о т л и— ч а ю щ е е с я тем, что блок управления состоит из трех триггеров, двух элементов И, двух элементов

ИЛИ-НЕ, инвертора, трех дифференциальных звеньев, пяти разделительных диодов и резистора смещения, причем первый вход и выход первого триггера соединены соответственно с первьм и вторым входами второго триггера, одни входы первого и второго элементов И подключены к инверсному выходу второго триггера, а другие входы - соответственно к входу и выходу инвертора, вход первого дифференцирующего звена соединен с инверсным выходом второго триггера, а выход через первый разделитель. ный диод — с первым входом третьего триггера, вход второго дифференци1

Изобретение относится к электроизмерительной технике и предназначено для использования при контроле средних значений сигналов, например, в установках технической диагностики 5 различных промышленных объектов по спектральному составу шумов и вибраций,.

Целью изобретения является повышение точности измерения.

На фиг. 1 представлена функциональная схема устройства, реализующего предложенный способ измерения среднего значения напряжения произвольной формы; на фиг. 2 — времен- 15 ные диаграммы сигналов, отражающие сущность составных операций способа и иллюстрирующие работу данного устройства. рующего звена подключен к входу инвертора, а выход через второй разделительный диод — к второму входу .третьего триггера и через третий разделительный диод — к первому входу первого элемента ИЛИ-НЕ, вход третьего дифференцирующего звена соединен с выходом инвертора, а .выход через четвертый разделительный диод — с вторым входом третьего триггера и через пятый разделительный диод — с первым входом второго элемента ИЛИ-НЕ, второй вход в выход первого элемента ИЛИ-НЕ подключены соответственно к выходу и второму входу второго элемента

ИЛИ-НЕ, резистор смещения включен между вторым входом третьего триггера и шиной нулевого потенциала, в качестве первого, второго н третьего входов блока управления использованы соответственно первый, второй входы первого триггера и вход инвер-. тора, а в качестве первого, второго, третьего, четвертого, пятого, шестого н седьмого выходов — соответственно выход первого, прямой выход второго триггеров, выходы первого, второго элементов И, третьего триггера, первого и второго элементов

ИЛИ-НЕ.

Устройство содержит интеграторы и 2 (фиг. 1), снабженные двумя сигнальными входами каждый и выполненные с суммированием входных напряжений, входные ключи 3-5, коммутирующие ключи 6 и 7, источник 8 опорного напряжения, инвертор 9, компаратор 10, преобразователь 11 времякод, входную шину 12, шину 13 синхронизации, шину 14 запуска, блок 15 управления с входами 16-18 и выходами 19-25, регистратор 26 знака и выходной индикатор 27. Первые сигнальные входы интеграторов 1 и 2 соединены с выходами соответственно входных ключей 3 и 4, а вторые сигнальные входы через входной ключ 5 — с выходом источника 8 опорного напряжения. Сигнальный вход входного клю11505 ча 3 подключен к входной шине 12.

Входы комларатора 10 соединены с выходами интеграторов 1 и 2. Инвертор

9 включен между входной шиной 12 и сигнальным входом входного ключа 4.

Коммутирующие ключи 6 и 7 включены между выходами и первыми сигнальными входами соответственно интегра- торов 1 и 2. Выходы преобразователя

11 время-код подключены к входам вы- 10 ходного индикатора 27. Входы 16, 17 и

18 блока 15 управления соединены соответственно с шиной 13 синхронизации, шиной 14 запуска и выходом компаратора 10. Выходы 19-25 подключе- 15 ны соответственно к управляющим

: входам интеграторов 1. и 2, управляющим входам входных ключей 3-5 и преобразователя 11 время-код, управляющему входу коммутирующего ключа 6, 20 управляющему входу коммутирующего ключа 7, информационному входу преобразователя 11 время-код, первому входу регистратора 26 знака, второму входу последнего. 25 В одном иэ вариантов исполнения блок 15: управления состоит из триггеров 28-30, элементов 31и 32 И, элементов 33 и 34 ИЛИ-НЕ, инвертора 35, дифференцирующих звеньев, 30 выполненных на конденсаторе 36 и резисторе 37, на конденсаторе 38 и резисторе 39, на конденсаторе 40 и резисторе 41, разделительных диодов

42-46 и резистора 47 смещения. Первый вход и выход тригегра 28 соединены соответственно с первым и вторым входами. триггера 29. Одни входы элементов 31 и 32 И подключены к инверсному выходу триггера 29 а другие -- 40 входы — соответственно к входу и выходу инвертора 35. Вход дифференцирующего звена 36-37 соединен с инверсным выходом триггера 29, а выход через разделительный диод 42 — с пер-15 вым входом триггера 30. Вход дифференцирующего звена 38-39 подключен к входу инвертора 35, а выход через разделительный диод 43 — к второму входу триггера 30 и через раздели- 50 тельный диод 44 — к первому входу элемента 33 ИЛИ-НЕ. Вход дифференцирующего звена 40-41 соединен с выходом инвертора 35, а выход через разделительный диод 45 — с вторым 55 входом триггера 30 и через разделительный диод 46 — с первым входом элемента 34 ИЛИ-НЕ. Второй вход и

Т

U»= ц гИ, о (ý1

61 4 выход элемента 33 ИЛИ-НЕ подключены соответственно к выходу и второму входу элемента 34 ИЛИ-НЕ. Резистор

47 смещения включен между вторым входом триггера 30 и шиной нулевого потенциала. В качестве входов 16, 17 и 18 блока 15 управления использованы соответственно первый, второй входы триггера 28 и вход инвертора

35, а в качестве выходов 19-25— соответственно выход триггера 28, прямой выход триггера 29, выходы элементов 31 и 32 И триггера 30, элементов 33 и 34 ИЛИ-НЕ.

В одном иэ возможных вариантов исполнения интегратор 1(2) состоит из операционного усилителя 48(49) с резисторами 50(51) и 52(53) на сигнальных входах и с целью обратной связи, включающей в себя параллельно соединенные конденсатор

54(55) и разрядный ключ 56(57) °

Водном из вариантов исполнения преобразователь 11 время-код состоит из последовательно соединенных генератора 58 импульсов, клю" ча 59, счетчика 60 импульсов и дешифратора 61, причем управляющие входы ключа 59 и счетчика 60 являются соответственно информационным и управляющим входами преобразователя 11, а выходы дешифратора 61 его выходами. Регистратор 26 знака состоит из двух цепей, включающих в себя последовательно соединенные резистор 62(63) и светодиод 64(65).

Последние связаны с шиной нулевого потенциала.

Сущность предложенного способа заключается в следующем.

Пусть исследуемый сигнал U име5 ет форму, изображенную на фиг. 2а.

В течение интервала времени Т усреднения интегрируют с нулевыми начальными условиями раздельно сумму опорного Б;и исследуемого U> напряжений и их разность (фиг. 2а):

1150561

Тейлора

UN

14.

Оо„т

In и

1 и

2 о+1 (М

U Т (8) °

При

< 1 членами высших н 3--SUP(AUS ) е и

МаИ

О„т то — (1)

0и

0„т

Iu,aa

У тг-

3 о

Иеп Т где Й вЂ” коэффициент пропорциональности, определяемый видом и параметрами устройств, выполняющих операцию интегрирования. При этом А и В 5 могут быть величины различной физической природы (напряжение, ток, угол поворота, интервал времени) в зависимости от технического средства, реализующего операцию интегрирования.

После завершения операции интегрирования результаты интегрирования

А и В сравнивают и затем большую из полученных в результате интегрирования величин SUP(Au В) уменьшают по экспоненциальному закону (где t и à — соответственно момент и начала и постоянная времени экспоненциального изменения) до меньшей

inf(A о В) в течение времени, опре-, деляемом из выражения н

SUP(A US) e = 1о (Д О ) Отсчитывают интервал времени gt от начала момента времени иуменьшения большей величины SUP(ÀU В) до момента ее сравнения е меньшей

inf (AU В): д (t-< )==.Ь

;ng(Aue) 1 A I

SUP(Au6) l 6 1 0

=т. In —, (61 и преобразуют его в цифровой код, являющийся выходной величиной, соответствующей с достаточно высокой точностью среднему значению входного сигнала U за время Т усреднения.

Величина Uan выбирается так, чтобы отношение было достаточно малым с тем, чтобы погрешность определения среднего зна" чения сигнала не превышала наперед у заданной допустимой величины у(.

Так, для получения y ((О, 07X:величина ) должна быть в пределах f (0,1.

Величина минимальной допустимой погрешности определяется путем разложения выражения (6) для 5 t в ряд и 1 и 1

=72 — л- — л4

Ощ, Т > Моора < U+„T степеней данного ряда можно пренебречь. В результате выражение (8) приводится к виду

Так как U„ определяется выражением (3), а

-м, (1о) )

an

ll< — — 0 сИ, (11) о где m — - коэффициент пропорциональности.

Отсюда следует, что величина временного интервала ht, преобразованная в цифровой код, пропорциональна среднему значению исследуемого сигнала U> за время Т усреднения с погрешностью, обусловленной пренебрежением в формуле (8) при разложенную функции (6) в степенной ряд членами высших степеней данного ряда.

При легко реализуемом отношении т о

U T оп погрешность изменения среднего зна- . чения напряжения U> произвольной формы предложенным способом не превышает удвоенного второго чиена ряда и определяется величиной!

10о% = - О,pp t 1 (g -;,о а! .З

1150561

Знак средней величины исследуемого напряжения Ц и большую из величин SUP(A u В) определяют знаком разности 8 = А — В. Если 8> О, то

А ) В и величина среднего значения 5 напряжения 05, определяемая величиной интервала ht, положительная. Если 8 с О, то В ) А и величина среднего значения напряжения отрицательна.

Устройство функционирует следующим образoM.

Работа устройства во времени состоит из стадии подготовки, стадии одновременного интегрирования суммы опорного По„ и исследуемого П5 нап15 ряжений интегратором 1 и интегрирования разности указанйых напряжений интегратором 2, из стадии преобразования, заключающейся в изменении по . экспоненциальному закону большего из полученных в предыдущей стадии напряжейий до меньшего и одновременного преобразования получающегося временного интервала в цифровой код. При этом отсчет временного интервала начинается с начала стадии преобразования напряжений и заканчивается моментом сравнения выходных напряжений интеграторов I и 2. Информацию о знаке среднего значения исследуе- Р мого напряжения U5 получают путем сравнения выходных напряжений интеграторов 1 и 2 и индицируют ее регистратором 26 знака.

В исходном состоянии на шине 14 З5 запуска и на шине 13 синхронизации присутствуют напряжения нулевого уровня. При этом на выходах 19-24 блока 15 управления присутствуют напряжения нулевого уровня (фиг. 2г, 40 д, з, и, к), в результате чего ключи 3-5 цепи сброса интеграторов 1 и 2, а также ключи 6 и 7 разомкнуты.

В момент времени t на шину запус1 ка 14 приходит импульс напряжения 45

"Пуск",поступающий на вход 17 блока 15 управления,. в связи с чем с момента t„ блок управления 15 формирует ка своем выходе 19 напряжение уровня логической единицы (фиг. 2г). S0

При этом разрядные цепи интеграторов 1 и 2 (ключи 56 и 57) замыкаются и на выходах интеграторов 1 и 2 устанавливаются напряжейия нулевого уровня (фиг. 2е). 55

В момент времени 2 первый синхроимиульс Т; поступает с шины синхронизации 13 на вход 16 блока 15 управления, в связи с чем в момент напряжение на выходе 19 блока 15 управления устанавливается на нулевом уровне (фиг. 2г). С момента блок 15 управления формирует на своем выходе 20 напряжение уровня логической единицы, которое поступает на управляющие входы ключей 3-5 и на управляющий (сбросовой) вход преобразователя 11 время-код. В результате счетчик 60 удерживается в сброшенном состоянии. В течение времени действия управляющего импульса ключи 3-5 с момента t замыкаются.

К первому сигнальному входу интегратора 1 подводится исследуемое напряжение U> На первый сигнальный вход интегратора 2 то же напряжение с учетом действия интегратора 9 поступает в обратной полярности. Вторые сигнальные входы интеграторов 1 и .2 с момента t соединяются с выходом источника 8 опорного напряжения U „.

С момента tz напряжение на выходе интегратора 1 изменяется согласно C2+ ц " оо, .з on

0 О

1 С R Q z g U c| ()

<2 50 "1

2 о где „и à — постоянные интегрирования интегратора 1 соответственнЬ по второму и первому сигнальным входам, определяемые выражениями (Я

1 52 5<

"г RsoCs

В которых R<< и К

С + — емкость конденсатора 54.

С момента t> напряжение на выходе интегратора 2 изменяется согласно 2+

Ы 1 H "Ь

t1 о ген д ь и - постоянные интегрирования интегратора 2 соответственно по второму и первому сигнальным входам, определяемые выражениями п

3 б 1 5 5

4 %Ь 55

1150561

ЗО (1Ф) Ц =Ц е

$ 7 Ь (16) напряжения

10 сравнивают=U, («l

2 которых к31 и R53 сопротивления масштабных резисторов соответственно 51 и 53;

С вЂ” емкость конденсатора 55.

В момент времени т = 2 +Т на

5 вход 16 блока 15 управления поступает второй синхроимпульс "Т;+, " с шины синхронизации 13, в результате чего в момент t5. напряжение на выходе 20 блока 15 управления устанавливается на нулевом уровне. При этом ключи 3-5 размыкаются. Снимается принудительный сброс с преобразователя 11 время-код (в приведенном примере реализации снимается 15 сорос со счетчика 60). Также с момента t :на выходе 23 блока 75 управления формируется напряжение уровня логической единицы, которое, поступая на информационный вход пре- 2О образователя 71 время- код, запускает последний.

Напряжения 0 и U на выходах интеграторов 1 и 2 в момент 4 равны величинам интегралов соответст-! венно суммы и разности опорного U Ä и исследуемого Б напряжения за время Т усреднения: т

Г+ 7 20и

65 21 о т

U = Т- — U <И=К Т" К U

Uîï

2 » 5 Ь > У о

Поп 1 Uîï где К = — K =

1 ь2 (.3

1 — — коэффициенты пропорциональности.

Компаратор 70 постоянно отслеживает соотношения напряжений на своих 4 двух входах, равных соответственно

U x =Ц и Б8„2-U2. При отношении входных напряжений (Uz„„ /U»z) ) 1 на выходе компаратора 10 формируется напряжение уровня логической единицы, что обусловливает появление на выходах 21 и 22 блока 15 управления напряжений уровней соответственно логической единицы и нуля. При этом интегратор 1 с момента t разряжает- 53

7 ся по экспоненциальному закону, интегратор 2 с того же момента хранит свое выходное напряжение неизменным, а на выходах 24 и 25 блока 15 управ-. ления формируются уровни напряжений соответственно логической единицы и логического нуля, которые, поступая в регистратор 26 знака, индицируют знак "+". При отношении входных напряжений компаратора 10 — (1

Usx1

UOx 2 интегратор 2 разряжается по экспоненциальному закону до напряжения, хранящегося на выходе интегратора 1 и индицируется знак

Таким образом, в устройстве всегда обеспечивается во второй стадии его работы с момента t уменьшение выходного напряжения одного интегратора до неизменно хранящегося напряжения другого.

На временных диаграммах, изображенных на фиг. 2, рассмотрен вариант работы устройства, когда в момент ts выходные напряжения интеграторов 1 и 2 находятся в соотношении

01 г °

При этом блок 15 управления формирует с момента t3 на своем выходе 21 напряжение уровня логической единицы, отчего ключ 6 с момента .t замыкается и напряжение на выходе интегратора 1 и на первом входе компаратора 10 изменяется по закону

С момента t< напряжение на выходе интегратора 2 и на втором входе ком-. паратора 10 остается неизменным во времени

2. 7.6 2 Ь Р

В момент времени t6 на входах компаратора ся уровень выходного напряжения компаратора 10 меняется ва противоположный. В момент 6 смены уровня напряжения по входу 18 блока !5 управления на выходе 23 последнего уровень напряжения меняется < логической единицы на логический нуль.

i 150561

5

15

6 5 г и}

2р

Величина отношения

U d6

c f (г}) с1Т

Яфь

Рто

S0

Таким образом, на выходе 23 блока 25 управления формируется импульс напряжения длительностью

При выполнении условия К =К>= и К =К = р имеем

При разложении в выражении (19) логарифмической функции в ряд Тейлора и пренебрежении в последнем членами высших степеней данного ряда реализуется соответствующим выбором с и р для известных границ )Ug„») и минимального времени Т„, „ усреднения.

Так как Бц определяется выражением (3), а

Отсюда следует, что длительность импульса напряжения с выхода блока 23 блока 15 управления, преобразованная в цифровой код, отображенная и сохраняющаяся на цифровом индикаторе 27, пропорциональна среднему значению входного сигнала 0> .за время Т усреднения с погрешностью, обусловленной пренебрежением

ЗО

Э5

45 в формуле (10) при разложении функции (9) в степенный ряд членами выс- ших степеней данного ряда.

Работа одного из возможных примеров реализации блока 15 управления, изображенного на фиг. I заключается в следующем.

В момент времени, триггер 28 взводится импульсом "Пуск" (фиг. 2в), поступающим на его второй вход с входа 17 блока 15 управления. На выходе триггера 28 с момента й,} ус- . танавливается напряжение уровня логической единицы, направляющееся на выход 19 блока 15 управления (фиг..2г) и на вход "P" триггера 29.

В момент времени и первый синхроимпульс "Т;" поступает с входа 16 блока 15 управления на первый вход триггера 28 и на вход "С" триггера

29, на прямом выходе которого в момент t формируется напряжение уровг ня логической единицы (фиг. 2д). Напряжение уровня логического нуля поступает с момента t с инверсного выхода триггера 29 на первые входы элементов 31 и 32 И и на вход дифференцирующего звена 36-37.

Синхроимпульсом по первому входу триггер 28 сбрасывается и в момент напряжение на его выходе и на выг ходе 19 блока 15 управления падает до уровня логического нуля (фиг. 2г).

Импульсы напряжения, приходящие на вход 18 блока 15 управления в интервале времени t<

В момент времени е на вход 16 блока 15 управления поступает второй (очередной) синхроимпульс "T 1

И1

К этому моменту времени (а именно с момента } на выходе 18 блока 15 управления действует напряжение уровня логической единицы.

С поступлением синхроимпульса

"T. " на вход "С" триггера 29 на прямом выходе последнего с момента

t< формируется напряжение уровня логического нуля (т .е. напряжение того уровня, которое действовало

13 1150561 на"D" входег триггера 29 до прихода синхроимпульса на его "C" вход), поступающее на выход 20 блока 15 управления (фиг. 2д). На инверсном выходе триггера 29 с момента формируется напряжение уровня логйческой единицы. При этом на обоих входах элемента 31 И присутствуют уровни логической единицы, отчего на его выходе с момента t формируется

5 напряжение уровня логической единицы, поступающее на выход 21 блока 15 управления (фиг. 2з).

15 а..

Положительный перепад напряжения импульса с инверсного выхода триггера 29 поступает в момент t на вход дифференцирующего звена

36-37, на выходе которого в этот момент формируется положительный импульс напряжения. Сформированный сигнал, проходя через диод 42, направляется на первый вход триггера

30. При этом триггер 30 взводится и на его выходе формируется с момента t напряжение уровня логической

1 единицы, поступающее на выход 25 блока 15 управления (фиг. 2и).

В момент времени t<, напряжение на входе 18 блока 15 управления меняет свой уровень с логической единицы на логический нуль. При этом элемент 31 И закрывается по второму входу и на его выходе формируется с момента t< напряжение уровня логического нуля, поступающее на выход

21 блока 15 управления (фиг. 2з).

Отрицательный перепад напряжения на входе инвертора 35 в момент t инб, вертируется последним, и положительный перепад напряжения с выхода ин— вертора 35 поступает на дифференцирующее звено 40-4 1. Положительный импульс напряжения с выхода данного дифференцирующего звена, проходя через диод 45 на второй вход триггера 30, сбрасывает последний, в результате чего на выходе триггера 30 с момента йб формируется напряжение уровня логического нуля, поступающее на выход 23 блока 15 управления (фиг. 2и) .

1150561

t Ь(г i

ОЬ(23)

U)ggy)

М5(25) "r 2

Фиг.2

Составитель Л. Морозов

Редактор М. Дылын Техред С.Мигунова Корректор М. Максимиичнец

Заказ 2136/34 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4