Формирователь пачек импульсов

Формирователь пачек импульсов

Иллюстрации

Показать все

Реферат

 

ФОРМИРОВАТЕЛЬ ПАЧЕК ИМПУЛЬСОВ , содержащий генератор импульсов , программный блок, два управляемых делителя частоты, триггер и элемент И, первый вход которого соединен с выходом первого управляемого делителя частоты, а второй вход соединен с единичным выходом триггера, нулевой выход которого соединен со входом программного блока, первая группа выходов которого соединена с разрядными входами первого управляемого делителя частоты, вторая группа выходов соединена с разрядными входами второго управляемого делителя частоты, выход которого соединен с нулевым входом триггера, выход генератора импульсов соединен со счетным входом первого управляемого делителя частоты , отличающийся тем, что, с целью уменьшения времени восстановления устройства в исходное состояние и расширения функциональных возможностей путем увеличения количества управляемых параметров импульсов в пачке, в него введены синхронизатор , два элемента ИЛИ, второй триггер, второй элемент И и третий управляемый делитель частоты, вход которого соединен с выходом второго элемента И, а выход - с нулевым входом второго триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, а единичный выход второго триггера подключен к первому входу второго элемента И, второй вход которого соединен с выходом генератора импульсов и первым входом синхронизатора, первый выход которого соединен с установочными входами первого, второго и третьего управi ляемых делителей частоты, единичным входом первого триггера и первым входом перСЛ вого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, С и первым входом второго элемента ИЛИ, второй вход которого соединен со вторым выходом синхронизатора, а выход соединен со счетным входом второго управляемого делителя частоты, третья группа выходов программного блока соединена с разрядныел ми входами третьего управляемого делителя частоты, при этом второй вход синхронио ос затора подключен к выходу программного блока. ОС

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1150738

4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3649509/24-21 (22) 10.10.83 (46) 15.04.85. Бюл. № 14 (72) П. И. Луговцов, Н. Г. Луговцова и А. Г. Терешкова (53) 621.373.4 (088.8) (56) 1. Патент Великобритании № 1381159, кл. Н 03 К 13/24, 1975.

2. Авторское свидетельство СССР № 961 117, кл. Н 03 К 3/64, 1980. (54) (57) ФОРМИРОВАТЕЛЬ ПАЧЕК ИМПУЛЬСОВ, содержащий генератор импульсов, программный блок, два управляемых делителя частоты, триггер и элемент И, первый вход которого соединен с выходом первого управляемого делителя частоты, а второй вход соединен с единичным выходом триггера, нулевой выход которого соединен со входом программного блока, первая группа выходов которого соединена с разрядными входами первого управляемого делителя частоты, вторая группа выходов соединена с разрядными входами второго управляемого делителя частоты, выход которого соединен с нулевым входом триггера, выход генератора импульсов соединен со счетным входом первого управляемого делителя частоты, отличающийся тем, что, с целью уменьшения времени восстановления устройства в исходное состояние и расширения функциональных возможностей путем увеличения количества управляемых параметров импульсов в пачке, в него введены синхронизатор, два элемента ИЛИ, второй триггер, второй элемент И и третий управляемый делитель частоты, вход которого соединен с выходом второго элемента И, а выход— с нулевым входом второго триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, а единичный выход второго триггера подключен к первому входу второго элемента И, второй вход которого соединен с выходом генератора импульсов и первым входом синхронизатора, первый выход которого соединен с установочными входами первого, второго и третьего управляемых делителей частоты, единичным вхо- Я дом первого триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, и первым входом второго элемента ИЛИ, второй вход которого соединен со вторым выходом синхронизатора, а выход соединен Я со счетным входом второго управляемого делителя частоты, третья группа выходов программного блока соединена с разрядными входами третьего управляемого делите- Ql ля частоты, при этом второй вход синхронизатора подключен к выходу программного блока.

Ю

С:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,"

1150738

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, управления, контроля и диагностики.

Известен формирователь пачек импульсов, содержащий генератор импульсов, элемент совпадения, триггер и компаратор, одни входы которого соединены с выходами программного блока, другие входы связаны с выходами счетчика, а выход соединен с входом сброса триггера, прямой выход которого через элемент совпадения связан с входом счетчика (1).

Недостатком известного формирователя является ограниченность функциональных возможностей, обусловленная тем, что код порядкового номера пачки ни одним из своих разрядов не связан с параметрами формируемой пачки импульсов, что исключает возможность гибкого управления параметрами пачки, причем в случаях, когда необходимо в определенное количество раз увеличить полный набор формируемых пачек, требуется во столько же раз увеличить объем памяти и число выходных шин, а также соответствующим образом увеличить разрядность счетчика и компаратора, что определяет недостаточное количество управляемых параметров пачек импульсов.

Наиболее близким техническим решением к данному изобретению является формирователь пачек импульсов, содержащий генератор импульсов, элемент совпадения, триггер и второй управляемый делитель частоты, одни входы которого соединены с выходами программного блока, другие входы соединены с выходами счетчика, а выход соединен с входом сброса триггера, прямой выход которого через элемент И связан с входом счетчика, первый управляемый делитель частоты, входы которого соединены с . дополнительными выходами программного блока, счетный вход соединен с генератором импульсов, вход сброса соединен с выходом второго управляемого делителя частоты и входом сброса счетчика, а выход подключен к другому входу элемента И, и инвертор, вход которого соединен с выходом первого управляемого делителя частоты, а выход подключен к входу установки триггера, инверсный выход которого соединен с управляющим входом программного блока (2) .

Недостатками этого устройства являются низкое быстродействие при малых частотах следования импульсов в пачке из-за увеличения времени его готовности к работе при этих частотах и ограниченность функциональных возможностей из-за отсутствия управления скважностью импульсов в пачке.

Цель изобретения — уменьшение времени восстановления в исходное состояние устройства и расширение функциональных возможностей путем увеличения количества

Зо

55 управляемых параметров импульсов в пачке за счет управления скважностью импульсов в пачке.

Поставленная цель достигается тем, что в формирователь пачек импульсов, содержащий генератор импульсов, программный блок, два управляемых делителя частоты, триггер и элемент И, первый вход которого соединен с выходом первого управляемого делителя частоты, а второй вход с единичным выходом триггера, нулевой выход которого соединен со входом программного блока, первая группа выходов которого соединена с разрядными входами первого управляемого делителя частоты, вторая группа выходов соединена с разрядными входами второго управляемого делителя частоты, выход которого соединен с нулевым входом триггера, выход генератора импульсов соединен с нулевым входом триггера, выход генератора импульсов соединен со счетным входом первого управляемого делителя частоты, введены синхронизатор, два элемента ИЛИ, второй триггер, второй элемент И и третий управляемый делитель частоты, вход которого соединен с выходом второго элемента И, а выход — с нулевым входом второго триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, а единичный выход второго триггера соединен с первым входом второго элемента И, второй вход которого соединен с выходом генератора импульсов и первым входом синхронизатора, первый выход которого соединен с установочными входами первого, второго и третьего управляемых делителей частоты, единичным входом первого триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И и первым входом второго элемента ИЛИ, второй вход которого соединен со вторым выходом синхронизатора, а выход — со счетным входом второго управляемого делителя частоты, третья группа выходов программного блока соединена с разрядными входами третьего управляемого делителя частоты, при этом второй вход синхронизатора подключен к выходу программного блока.

На фиг. 1 представлена структурная схема формирователя пачек импульсов; на фиг. 2 — структурная схема первого, второго и третьего управляемых делителей частоты; на фиг. 3 — структурная схема синхронизатора; на фиг. 4 — структурная схема программного блока.

Формирователь пачек импульсов (фиг. 1) содержит генератор импульсов 1, программный блок 2, первый 3, второй 4 и третий 5 делители частоты, первый 6 и второй 7 триггеры, первый 8 и второй 9 элементы И, первый 10 и второй 11 элементы ИЛИ, синхронизатор 12.

1150738

Формирователь пачек импульсов имеет выходную шину 13.

Выход генератора импульсов 1 соединен со счетным входом первого 3 делителя частоты, вторым входом второго 9 элемента И и первым входом синхронизатора 12, первый выход которого соединен с нулевыми установочными входами первого 3, второго 4 и третьего 5 делителей частоты, единичным входом первого 6 триггера и первым входом первого 10 элемента ИЛИ. Первая группа выходов программного блока 2 соединена с соответствующими входами первого 3 делителя частоты, вторая группа выходов — с соответствующими входами второго 4 делителя частоты, а третья группа выходов — с соответствующими входами третьего 5 делителя частоты. Выход первого 3 делителя частоты соединен с первым входом первого 8 элемента И, второй вход которого соединен с единичным выходом первого 6 триггера, а выход — со входами пер- 20 вого 10 и второго 11 элементов ИЛИ, второй вход которого соединен со вторым выходом синхронизатора 12. Выход первого 10 элемента ИЛИ соединен с единичным входом второго 7 триггера. Выход второго 11 элемента ИЛИ соединен со счетным входом второго .4 делителя частоты, выход которого соединен с нулевым входом первого 6 триггера выход которого соединен со входом программного блока 2. Выход второго элемента И 9 соединен со счетным входом треть- 30 его 5 делителя частоты, выход которого соединен с нулевым входом второго 7 триггера, единичный выход которого соединен со входом второго 9 элемента И и выходной шиной 13 устройства.

Делитель частоты (фиг. 2) содержит компаратор 14, счетчик 15, элемент ИЛИ 16.

Делитель частоты имеет первую 17 и вторую 18 входные шины, группу входных шин 19.1...19.п и выходную шину 20.

Синхронизатор (фиг. 3) содержит пер- 40 вый 21, второй 22, третий 23 и четвертый 24

D-триггеры, элемент НЕ 25, первый 26 и второй 27 элементы И.

Синхронизатор имеет первую 28 и вторую 29 входные шины и первую 30 и вторую 31 выходные шины.

Программный блок (фиг. 4) содер жит первый 32, второй 33 и третий 34 регистры, первую 35, вторую 36 н третью 37 группы элементов И, элемент И 38.

Программный блок имеет первую 39 и

50 вторую 40 входные шины и первую 41, вторую 42 и третью 43 группы выходных шин, выходную шину 44.

Устройство работает следующим образом. 55

Генератор 1 вырабатывает прямоугольные импульсы достаточно высокой постоянной частоты, равной, например, максимальной частоте срабатывания логических элементов формирователя пачек импульсов.

С программного блока 2 на первый делитель частоты 3 поступает код выбора частоты импульсов, на второй делитель частоты 4 — код количества импульсов в пачке, а на третий делитель частоты 5 — код длительности импульсов в пачке.

Формирование серии, т.е. пачки импульсов начинается по управляющему сигналу с программного блока 2, который поступает на второй вход синхронизатора 12, на первый вход которого поступают импульсы с выхода генератора 1. Через время

t 1,5 Т, где Т вЂ” период следования импульсов с выхода генератора 1, на первом выходе синхронизатора 12 формируется одиночный импульс длительностью 0,5 Т, который задержан относительно соответствующего импульса с выхода генератора 1 на 0,5 Т. Время появления одиночного импульса отсчитывается от переднего фронта управляющего сигнала с программного блока 2. Для упрощения временных соотношений принято, что генератор 1 формирует периодическую последовательность импульсов со скважностью равной 2.

Одиночный импульс с выхода синхронизатора 12 устанавливает в нулевое состояние первый 3, второй 4 и третий 5 делители частоты и в единичное состояние первый 6 и второй 7 триггеры (второй 7 триггер устанавливается в единичное состояние одиночным импульсом с выхода синхронизатора 12 через первый 10 элемент ИЛИ). Сигнал высокого уровня с единичного выхода второго 7 триггера поступает на выходную шину

13 устройства и открывает второй 9 элемент

И, соединяя выход генератора 1 со счетным входом третьего 5 делителя частоты. Сигнал высокого уровня с единичного выхода первого 6 триггера открывает первый 8 элемент

И, соединяя выход первого 3 делителя частоты с единичным входом второго 7 триггера (через первый 10 элемент ИЛИ) и счетным входом второго 4 делителя частоты (через второй 11 элемент ИЛИ).

Через время t = 0,5 Т от начала появления одиночного импульса на первом выходе синхронизатора 12 на его втором выходе формируется единичный импульс длительностью 0,5 Т, который через второй 11 элемент ИЛИ поступает на счетный вход второго 4 делителя частоты и переключает его в очередное состояние, фиксируя формирование устройством первого импульса пачки.

Импульсы с выхода генератора 1 поступают на счетный вход третьего 5 делителя частоты, который сравнивает заданный программным блоком 2 код длительности импульсов в пачке с количеством поступающих импульсов. В момент сравнения заданного и текущего кодов на выходе третьего 5 де1150738

Импульсы с выхода первого 3 делителя частоты поступают также на счетный вход второго 4 делителя частоты. Второй 4 делитель частоты заполняется поступающими на его счетный вход импульсами до момента сравнения заданного программным блоком 2 кода количества импульсов в пачке с текущим кодом. В момент сравнения заданного и текущего кодов на выходе второго 4 делителя частоты формируется импульс, который переключает первый 6 триггер в нулевое состояние, в результате чего закрывается первый 8 элемент И, отключая выход первого 3 делителя частоты от счетного входа второго 4 делителя частоты и единичного входа второго 7 триггера. Сигнал высокого уровня с нулевого выхода первого 6 триггера поступает на вход программного блока 2 и разрешает последнему изменить коды на входах первого 3, второго 4 и третьего 5 делителей частоты (если это необходимо) и вызвать очередную пачку импульсов

55 лителя частоты формируется импульс, который переключает второй 7 триггер в нулевое состояние, в результате чего закрывается второй 9 элемент И, отключая выход генератора 1 от счетного входа третьего 5 делителя частоты. Одновременно с переключением второго 7 триггера происходит обнуление третьего 5 делителя частоты (фиг. 2).

Сигнал высокого уровня, который формируется на единичном выходе второго триггера в результате переключения последнего с нулевого состояния в единичное и обратно, поступает на выходную шину 13 устройства и представляет собой первый импульс цачки с заданной длительностью.

Первы и 3 дел итель частоты дел ит ч астоту импульсов с выхода генератора 1 в соответствии с заданным программным блоком

2 кодом выбора частоты, в результате чего происходит выбор требуемой частоты импульсов в пачке. Импульсы с выхода первого

3 делителя частоты через открытый первый 8 элемент И поступают на счетный вход второго 4 делителя частоты (через второй 11 элемент ИЛИ) и единичный вход второго 7 триггера (через первый 10 элемент ИЛИ).

Сигналы высокого уровня с единичного выхода второго 7 триггера поступают на выходную шину 13 устройства, а также открывают второй 9 элемент И, соединяя выход генератора 1 со счетным входом третьего 5 делителя частоты. Импульсы с выхода генератора 1 поступают на счетный вход треть- 30

его 5 делителя частоты, в котором сравниваются заданный программным блоком 2 код длительности импульсов в пачке с количеством поступающих импульсов. В моменты сравнения заданного и текущего кодов на выходе третьего 5 делителя частоты формируются импульсы, которые переключают второй 7 триггер в нулевое состояние. путем формирования управляющего сигнала на своем выходе.

Управляемый делитель частоты (фиг. 2) работает следующим образом.

На входные шины 19.1...19.п с программного блока 2 поступает код, пропорциональный требуемому коэффициенту деления. На входную шину 17 поступают импульсы с выхода генератора, в результате чего происходит заполнение счетчика 15 до момента сравнения компаратором 14 действующего на входных шинах 19.1...19.п кода с текущим кодом в счетчике 15. В момент сравнения кодов на выходной шине 20 формируются импульсы, которые одновременно поступают на нулевой установочный вход счетчика 15 (через элемент ИЛИ 16) и обнуляют последний, после чего описанный цикл работы делителя частоты повторяется. Входная шина 18 служит для возможности обнуления счетчика 15 сигналом извне.

Синхронизатор (фиг. 3) работает следующим образом.

На входную шину 28 поступают импульсы с выхода тактового генератора, а на входную шину 29 — управляющий сигнал с программного блока. Первый 21 D-триггер служит для привязки управляющего сигнала к тактовым импульсам. После переключения первого 21 D-триггера в еди ничное состояние происходит переключение в единичное состояние третьего 23 D-триггера.

Далее в единичное состояние переключаются второй 22 D-триггер и четвертый 24 Dтриггер. Переключение третьего 23, второго 22 и четвертого 24 D-триггеров из нулевого в единичное состояние происходит последовательно друг за другом через каждые полпериода следования тактовых импульсов.

В результате переключения указанных Dтриггеров на первой 30 и второй 31 выходных шинах формируются одиночные импульсы длительностью полпериода следования тактовых импульсов. При этом первый одиночный импульс формируется во время отсутствия импульса в периодической последовательности импульсов, а второй одиночный импульс задержан относительно первого на полпериода следования тактовых импульсов. После окончания действия управляющего сигнала на входной шине 28 первый 21, третий 23, второй 22 и четвертый

24 D-триггеры переключаются в нулевое состояние, возвращая синхронизатор в исходное состояние.

Первый одиночный импульс синхронизатора служит для установки в нулевое состояние всех делителей частоты формирователя пачек импульсов и одновременно с этим используется для формирования первого импульса в пачке. Второй одиночный импульс служит для начала отсчета количества импульсов в пачке.

1150738

Программный блок (фиг. 4) работает следующим образом.

От ЭВМ на входную шину 39 поступает код выбора частоты импульсов, код количества импульсов в пачке и код длительности импульсов в пачке.

На входную шину 40 подается сигнал высокого уровня, который разрешает зап ись указанных кодов в первый 32, второй 33 и третий 34 регистры через открытые элементы И первой 35, второй 36 и третьей 37 групп. После записи кодов во все регистры от ЭВМ на входную шину 40 поступает управляющий сигнал, который через открытый элемент И 38 подается на выходную шину 44. По этому сигналу нач инается формирование серии, т.е. пачки импульсов, предлагаемым устройством.

По сравнению с известным в предлагаемом устройстве при малых частотах следования импульсов в пачке уменьшается время восстановления устройства в исходное состояние от значения

t,(K т в известном устройстве до значения

1д 4 1,5 Т, в предлагаемом устройстве, где Т вЂ пери следования импульсов на выходе тактового генератора; — коэффициент деления делителя частоты тактового генератора, и имеет более широкие функциональные возможности за счет использования управления скважностью импульсов в пачке.

1150738 оп

Составитель B. Чижов

Редактор С. Тимохина Техред И. Верес Корректор О. Тигор

Заказ 2150/43 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

l 13035, Москва, Ж вЂ” 35, Раушскэя наб., д. 4/5 филиал ППП «Патент», г. Ужгород, ул. Проектная, 4