Многоканальное пересчетное устройство

Многоканальное пересчетное устройство

Иллюстрации

Показать все

Реферат

 

МНОГОКАНАЛЬНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВО, содержащее источник тактовых импульсов, счетчик, мультиплексор , блок элементов памяти, элемент И, регистр и сумматор, при этом выходисточника тактовых импуль сов соединен с входом счетчика, вцходы которого соединены с входами управления мультиплексора, информационные входы которого соединены с входами устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности счета случайных событий с большим разбросом интервалов поступления импульсов, в него введены элемент задержки, первый и второй элементы ИЛИ, инвертор, формирователь и дополнительный блок элементов памяти, адресные входы которрго соединены с соответствующими адресньаш входами блока элементов памяти и выходами счетчика, которые являются первой группой выходов устройства, выход источника тактовых импульсов соединен с входом элемента задержки, ,. выход которого соединен с входом разрешения дополнительного блока элементов памяти, информационный вход которого соединен с выходом первого элемента ИЛИ, первьй вход которого соединен с выходом мультиплексора , который соединен с первым входом элемента И, второй вход которого соединен с выходом инвертора , вход которого соединен с выходом дополнительного блока элементов памяти, выход элемента И соединен с входом формирователя, выход которого соединен с первым входом второго элемента ИПИ, второй вход которого (Л соединен с вторым входом первого элемента ИЛИ и входом управления устройства, который соединен с установочным входом регистра, вход разрешения которого соединен с выходом элемента И, который соединен С вхогдом младшего разряда первой группы D1 о :л входов сумматора, остальные входы которой соединены с шиной нулевого логического сигнала, выходы регистра соединены с информационными входами блока элементов памяти, выходы которого являются второй группой выходов устройства и соединены с соответствующими. входг:ми второй группы входов сумматора, выходы кото рого соединены с информационными входами регистра.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(s1) Н 03 К 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ с (21) 3651564/24 — 21 (22) 10.10.83 (46) 15.04.85. Бюл. и 14 (72) И.И.Черняковский (53) 621.374.325.2(088.8) (56) 1. Авторское свидетельство СССР

У 508938, кл. Н 03 К 23/00, 1974.

2. Патент ГДР В 119508, кл. Н 03 К 23/00, 1976 (прототип) . (54)(57) МНОГОКАНАЛЬНОЕ ПЕРЕСЧЕТНОЕ

УСТРОЙСТВО, содержащее источник тактовых импульсов, счетчик, мультиплексор, блок элементов памяти, элемент И, регистр и сумматор, при этом выход источника тактовых импуль сов соединен с входом счетчика, вь1ходы которого соединены с входами управления мультиплексора, информационные входы которого соединены с .входами устройства, о т л и ч а ю— щ е е с я тем, что, с целью расши— рения функциональных воэможностей за счет обеспечения воэможности счета случайных событий с большим разбросом интервалов поступления импульсов, в него введены элемент задержки, первый и второй элементы

ИЛИ, инвертор, формирователь и дополнительный блок элементов памяти, адресные входы которого соединены с соответствующими адресньачи входами блока элементов памяти и выходами счетчика, которые являются первой группой выходов устройства, вы„„SU,,1150757 А ход источника тактовых импульсов соединен с входом элемента задержки, выход которого соединен с входом разрешения дополнительного блока элементов памяти, информационный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом мультиплексора, который соединен с первым входом элемента И, второй вход которого соединен с выходом инвертора, вход которого соединен с выхбдом дополнительного блока элементов памяти, выход элемента И соединен с входом формирователя, выход которого соединен с первьм входом второго элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента ИЛИ и входом управления устройства, который соединен с установочным входом регистра, вход разрешения которого соединен с выходом элемента И, который соединен с вхо дом младшего разряда первой группы входов сумматора, -остальные входы которой соединены с шиной нулевого логического сигнала, выходы регистра соединены с информационными входами блока элементов памяти, выходы которого являются второй группой выходов устройства и соединены с соответствующими. входами второй группы входов сумматора, выходы которого соединены с информационными входами регистра. соединен с входом счетчика, выходы которого соединены с входами управления мультиплексора, информационные входы которого соединены с входами устройства, ннедены элемент задержки, первый и второй элементы ИЛИ, инвертор, формирователь и дополнительный блок элементов памяти, адресные входы которого соединены с соответствующими адресными входами блока элементов памяти и выходами счетчика, которые являются первой группой выходов устройства, выход источника тактовых импульсов соединен с входом элемента задержки, выход которого соединен с входом разрешения дополнительного блока элементов памяти, информационный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом мультиплексора, который соединен с первым входом элемента И, второй ахоП которого соединен с выходом инвертора, вход которого соединен с выходом дополнительного блока элементов памяти, выход элемента

И соединен с входом формирователя, выход которого соединен с.первым входом второго элемента ИЛИ, второй вход которого соединен с .вторым входом первого элемента ИЛИ и входом управления устройства, который сое динен с установочным входом регистра, вход разрешения которого соединен с выходом элемента И, который соединен с входом младшего разряда первой группы входов сумматора, остальные входы которой соединены с шиной нулевого логического сигнала, выходы регистра соединены с информационными входами блока элементов памяти, выходы которого являются второй группой выходов устройства и соединены с соответствующими входами второй группы входов сумматора, выходы которого соединены с информационными входами регистра.

На чертеже показана структурная схема многоканального пересчетного устройства.

Многоканальное пересчетное устройство содержит источник тактовых сор 3, элемент задержки 4, первый элемент ИЛИ 5, блок элементов памяти 6, инвертор 7, элемент И 8, второй элемент ИЛИ 9, формирователь 10

1 1150757 1

Изобретение относится к автоматике и вычислительной технике, н частности к многоканальным устройствам счета импульсных сигналов, и может быть использовано для пересчета импульсов случайным образом распределенных но времени.

Известно многоканальное пересчетное устройство, содержащее последовательно соединенные генератор тактов, 111 счетчик команд, мультиплексор, информационные входы которого соедине— ны с первыми входами устройства, регистр, сумматор 11.

Недостатком этого устройства является ограниченность функциональных возможностей, так как оно может считать только импульсы, длительность которых меньше скнажности тактов опроса, что снижает их функциональные воэможности, не позволяет исполь— зонать их н системах контроля и управления дпя счета случайных событий большой длительности и большим диапазоном разброса длительности по каж 5. дому каналу (например, для подсчета преданарийных и аварийных ситуаций, подсчета числа выполненных операций и т.д.) .

Наиболее близким к предлагаемому является многоканальное пересчетное устройство, содержащее источник тактовых импульсов, счетчик, мультиплек— сор, блок элементов памяти, элемент

И, регистр, и сумматор, выход источника тактовых импульсов соединен с входом счетчика, выходы которого соединены с входами управления мультиплексора, информационные входы которого соединены с входами устройства (2 ).

Недостатком этого устройства является ограниченность функциональных возможностей, поскольку оно не обеспечивает возможности счета случайных событий с большим разбросом

45 интервалов поступления.

Целью изобретения является расширение функциональных возможностей за счет обеспечения возможности счета случайных событий с большим разбросом интервалов поступпения.

Поставленная цель достигается тем, что в многоканальное. пересчет- импульсов 1, счетчик 2, мультиппекное устройство, содержащее источник тактовых импульсов, счетчик, мульти- 55 плексор, блок элементов памяти, элемент И, регистр и сумматор, при этом выход источника тактовых импульсов дополнительный блок элементов памя1150757 4 измерения информации по какому-либо датчику (где н — число датчиков).

Последовательный код состояния датчиков с выхода мультиплексора 3

5 поступает на многоканальный формирователь одиночного импульса, который состоит из блока элементов памяти

11, элемента И 8, инвертора 7, элемента задержки 4, элемента ИЛИ 5 и работает следующим образом.

При включении устройства сигналом "Начальный сброс" по входу 16, длительность которого должна быть больше суммы длительностей всех состоянйй счетчика, через элемент ИЛИ

5 обнуляется блок элементов памяти, одновременно обнуляется регистр 12 и через элемент ИЛИ 9 обнуляется блок элементов памяти 6. При появлении логической единицы на какомлибо из информационных датчиков за счет задержки записи на входе и выходе блока элементов памяти И появятся разные сигналы, так как на выходе блока элементов памяти 6 появится логический ноль,воспринимаемый через элемент НЕ элементом И как логическая единица, а на выходе мультиплексора 3 в данный момент

30 с .времени — логическая единица нов тупающая на второй вход элемента

И 8. На выходе элемента И 8 формируется одиночный импульс, длительность которого равна величине задержки элемента 4, так как по окончании за35 пержки в блок элементов памяти будет записана логическая единица. Повторный импульс по данному датчику может возникнуть только после повторения

40 события, т.е. когда в ОЗУ будет. вновь записан в данную ячейку логический

Г ноль (событие закончено), а затеи вновь появится логическая единица.

Устройство работает следующим образом. S0

С помощью мультиплексора 3, источника 1 и счетчика 2 последовательно опрашиваются датчики информации. При этом длительность сигнала по каждому датчику при несинхронной SS работе должна быть в 2л раз больше периода следования импульсов с источника тактов во избежание потери

3 ти 11, регистр 12 и сумматор 13. выход источника тактовых импульсов 1 соединен с входом счетчика 2, выходы которого соединены с входами управле ния мультиплексора 3, информационные входы которого соединены с входами

14 устройства. Адресные входы дополнительного блока элементов памяти соединены с соответствующими адресны ми входамй блока элементов памяти 6 и выходаии счетчика 2, которые являются первой группой выходов 15 устройства, выход источника тактовых им пульсов 1 соединен с входом элемента задержки 4, выход которого соединен входом разрешения дополнительного блока элементов памяти 11, информационный вход которого соединен с выходом первого элемента ИЛИ 5, первый вход которого соединен с выходом мультиплексора 3, который соединен с первым входом элемента И 8, второй вход которого соединен с выходом инвертора 7, вход которого соединен с выходом дополнительного блока элемен тов памяти 11, выход элемента И 8 соединен с входом формирователя 10, выход которого соединен с первым входом второго элемента ИЛИ 9, второй вход которого соединен с вторым входом первого элемента ИЛИ 5 и входом 16 управления устройства, который соединен с установочным входом регистра 12, вход разрешения которого соединен с выходом элемента И 8, который соединен с входом младшего разряда первой группы входов суммато ра 13, остальные входы которой соединены с шиной 17 нулевого логического сигнала, выходы регистра 12 соединены с информационньпии входами блока элементов памяти 6, выходы которого являются второй группой выходов 18 устройства и соединены с соответствующими входами второй группы входов сумматора 13, выходы которого соединены с информационны-. ми входами регистра 12 .

Таким образом на выходе многоканального формирователя одиночных импульсов (на выходе элемента И 8) будут формироваться одиночные импульсы при каждом повторении событий по каждому датчику, т.е..его замыканию, при этом фаза импульса будет совпадать с определенной фазой. счетчика, характеризующей время подключения определенного датчика для опроса, Импульс с выхода элемента И 8 поступает на один вход сумматора 13, на вторые входы которого поступает содержание возбужденной ячейки блока элементов памяти 6, и на- разрешают,й вход ре11507

ВНИИПИ Заказ 2174/44 Тираж 872 Подписное

Филиал ППП "Патент", r.Óærîðîä, ул.Проектная, 4 гистра 1?. В начальный момент работы устройство во всех ячейках блока элементов памяти занесено число ноль, поэтому с выхода сумматора 13 в ре.гистр будет занесено число один, 5

По заднему фронту импульса, поступающего с выхода элемента И 8, формирователь импульса 10 вырабатывает импульс, во время действия которого содержимое регистра 12 заносится в соответствующую ячейку блока элементов памяти 6 и при считывании на выходе блока элементов памяти 6 в момент возбуждения этой ячейки появляется число один. При повторении 35 события на обоих входах сумматора появляется число один и в регистр будет занесено число два, которое затем переписывается в блок элементов памяти 6 и т.д. 20

Аналогично по каждому событию (замыкание определенного датчика) в определенной ячейке будет меняться число, т.е. происходит счет событий по каждому каналу. Таким образом, 25 блок элементов памяти 6, регистр 12, сумматор 13, формирователь 10 и элемент ИЛИ 9 представляют собой многоканальный счетчик различных (случайных) событий. При этом устройство зп можно использовать для счета любого числа различных событий. Число состояний счетчика 2, число входов мультиплексора 3 и число ячеек блоков

57

6 элементов памяти 6 и 11 будет равно а разрядность ячеек блоков элементов памяти 6 регистра 12 и сумматора

13 будет равно tn — максимальному числу счета в двоичном коде.

Для отсутствия сбоев в работе устройства сумма длительностей импульсов, формируемых на элементе И и формирователе 10, должна быть мень— ше или равной периоду следования тактовых импульсов генератора. При необходимости сброса одной из ячеек блока элементов памяти 6 по цепи сброса следует подать импульс в фазе данной команды. При подключении выхода устройства через дешифратор команд можно вывести на индикаторное табло число всех событий. Если на вы— ходе дешифратора установить переключатель, то на индикационное табло можно вывести число повторений одного заданного оператором события.

Если промежуточные значения числа каждого из событий не представляют интереса, то подключив на выходе устройства схему сравнения и программатор, на выходе схемы сравнения получают сигнал об окончании счета каждого из событий.

Таким образом, обеспечивается счет по заданному числу каналов, импульсов, интервал поступления которых произволен, что расширяет функциональные возможности устройства.