Синтезатор частот

Синтезатор частот

Иллюстрации

Показать все

Реферат

 

1. СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные фазовый детектор, первый генератор стабильного тока, фильтр нижних частот , управляемый генератор, делитель частоты с переменным коэффициентом деления, первый ключ и регистр сдвига, первый выход которого соединен с R входом RS-триггера, выход которого подключен к другому йходу первого ключа, второй генератор стабильного тока, вход и выход которого соединены соответственно с другим выходом фазового детектора и входом фильтра нижних частот, последовательно соединенные опорный генератор и делитель частоты с фиксированным коэффициентом деления, а также преобразователь кодов, кодовые входы которого подключены к соответствующим выходам датчика кода, установочные входы делителя частоты с переменным коэффициентом деления подключены к соответствующим кодовым выходам -преобразователя кодов, отличающийся тем, что, с целью повышения спектральной чистоты выходного сигнала и уменьшения времени перестройки, в него введены последовательно соединенные второй ключ и инвертор, третий ключ, а также первый и второй элементы И-ИЛИ, вьпсоды которых подключены к соответствующим входам фазового детектора, первый вход первого элемента И-ИЛИ, первый оход второго элемента И-ИЛИ и первый вход : третьего ключа объединены и подключены к выходу делителя частоты с фиксированным коэффициентом деления, второй вход первого элемента И-ИЛИ объединен с вторым входом второго элемента И-ИЛИ и подсоединен к выходу делителя частоты с переменным коэффициентом деления, первые управляющие входы первого и второго элементов И-ИЛИ под (Л ключены соответственно к выходу инс вертора и к выходу второго ключа, вторые управляющие входы первого и второго элементов И-ИЛИ соединены соответственно с выходом второго ключа и с выходом инвертора, первый и втосд рой входы второго ключа подключены соответственно к второму выходу регистра сдвига и к информационному sl выходу преобразователя кодов, первый О) управляющий вход которого объединен с D входом регистра сдвига и подключен к выходу R$-триггера, второй управляющий вход преобразователя кодов объединен с 5 входом R5 -триггера и подключен к установочному выходу датчика кода, третий управляющий вход преобразователя кодов объединен с входом обнуления регистра сдвига и подключен к выходу третьего ключа, второй вход которого объединен с входом обнуления делителя частоты с паременным коэффициентом деления и подключен к первому выходу регистра сдвига.

СО1ОЗ СОжтСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„ 7И (Н Н 03 1. 7/18

Н ABTOPCHOMY СВИДЕТЕЛЬСТБУ (54) (57) 1. СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные фазовый детектор, первый генератор стабильного тока, фильтр нижних частот, управляемый генератор, делитель частоты с переменным коэффициентом деления, первый ключ и регистр сдвига

Э первый выход которого соединен с R входом Й - триггера, выход которого подключен к другому Входу первого ключа, второй генератор стабильного тока, вход и выход которого соединены соответственно с другим выходом фазового детектора и входом фильтра нижних частот, последовательно соединенные опорный генератор и делитель частоты .с фиксированным коэффициентом деления, а также преобразователь кодов, кодовые входы которого подключены к соответствующим выходам датчика кода, установочные входы делителя частоты с переменным коэффициентом деления подключены к соответствующим кодовым выходам .преобразователя кодов

Э отличающийся тем, что, с целью повышения спектральной чистоты выходного сигнала и уменьшения времени перестройки, в него введены послеГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 349444 7/24-09 (22) 22.07.82 (46) 15.04.85.Бюл. Ф 14 (72) В.A.ÅôèèîB, С.А.Беличенко, С.А.Романовская н А.A.Шайдуров (53) 621. 373.42(088.8) (56) 1. Авторское свидетельство СССР

Ф 932623, кл. Н 03 L 7/08, 15.10.80.

2. Авторское свидетельство СССР

М 987818, кл. Н 03 L 7/18, 10.03.81 (прототип) . довательно соединенные второй ключ и инвертор, третий ключ, а также первый и второй элементы И вЂ” ИЛИ, выходы которых подключены к соответствующим входам фазового детектора, первый вход первого элемента И-ИЛИ, первый вход второго элемента И-ИЛИ и первый вход . третьего ключа объединены и подключены к выходу делителя частоты с фиксированным коэффициентом деления, второй вход первого элемента И вЂ И объединен с вторым входом второго элемента И вЂ И и подсоединен к выходу делителя частоты с переменным коэффициенФ том деления, первые управляющие входы Е первого и второго элементов И-ИЛИ под. / % ключены соответственно к выходу инвертора и к выходу второго ключа, вто- С» рые управляющие входы первого и второго элементов И вЂ И соединены соответственно с выходом второго ключа фе»ь и с выходом инвертора, первый и вто- »» рой входы второго ключа подключены д соответственно к второму выходу ре- «за гистра сдвига и к информационному выходу преобразователя кодов, первый управляющий вход которого объединен с 2 входом регистра сдвига и подключен к выходу Rl-триггера, второй управляющий вход преобразователя кодов объединен с 5 входом R5 -триггера и подключен к установочному выходу датчика кода, третий управляющий вход преобразователя кодов объединен с входом обнуления регистра сдвига и подключен к выходу третьего ключа, второй вход которого объединен с входом обнуления делителя частоты с переменным коэффициентом деления и подключен к первому выходу регистра сдвига.

1150764 дов CZ 3.

2. Синтезатор по и. 1, о т л и— ч а в шийся тем, что преобразователь кодов содержит последовательно соединенные блок запоминания, блок вычисления промежуточного коэффициента деления и блок коммутации, при этом вторая группа входов блока коммутации, вторая группа входов блока вычисления промежуточного коэффициента деления и кодовые входы блока запоминания объединены и являются кодовыми входами преобразоватеИзобретение относится к радиотехнике и может быть использовано для генерации сетки частот в широкополос ных радиопередающих и радиоприемных устройствах. 5

Известен синтезатор частот, содержащий последовательно соединенные опорный генератор, первый делитель частоты с переменным коэффициентОм деления, фазовый детектор, управляе- 10 мый генератор, второй делитель частоты с переменным коэффициентом деления, датчик синхронизма, счетчик и преобразователь кодов, выход которого подключен к установочному входу 15 второго делителя частоты с переменным коэффициентом деления, выход которого также соединен с другим вхохом датчика синхронизма, а также датчик кода, выходы которого подключены 20 к вторым входам счетчика и преобразователя кодов, выход счетчика сое— динен с установочным входом первого делителя частоты с переменным коэффициентом деления Г1).

Однако спектральная чистота выходных колебаний такого синтезатора частот недостаточно высокая из-за необ ходимости расширения полосы. пропускания фильтра нижних частот, входящего

30 в состав фазового детектора, иэ-за изменения частоты сравнения в процессе перестройки по диапазону.

Наиболее близким к предлагаемому является синтезатор частот, содержа- . 35 щий последовательно соединенные фазо-. вый детектор, первый генератор стабильного тока, фильтр нижних частот, ля кодов, выходы блока коммутации являются кодовыми выходами преобразователя кодов, управляющие входы блока коммутации, блока вычисления промежуточного коэффициента деления и блока запоминания являются соответ ственно первым, вторым и третьим управляющими входами преобра зователя кодов, а информационный выход блока вычисления промежуточного коэффициента деления является информационным выходом преобразователя кодов. управляемый генератор, делитель час— таты с переменным коэффициентом деления, первый ключ и регистр сдвига, первый выход которого соединен с R входом RS-триггера, выход которого подключен к другому входу первого ключа, второй генератор стабильного тока, вход и выход которого соединены соответственно с другим выходом фазового детектора и входом фильтра нижних частот, последовательно соединенные опорный генератор и делитель частоты с фиксированным коэффициентом деления, а также преобразователь кодов, кодовые входы которого подключены к соответствующим выходам датчика кода, установочные входы делителя частоты с переменным коэффициентом деления подключены к соответствующим кодовым выходам преобразователя коОднако быстродействие перестройки и спектральная чистота выходного сигнала этого синтезатора частот недостаточно высокие.

Цель изобретения — повышение спектральной чистоты выходного сигнала и уменьшение времени перестройки.

Указанная цель достигается тем, что в синтезатор частот, содержащий последовательно соединенные фазовый детектор, первый генератор стабильного .тока, фильтр нижних частот, управляемый генератор, делитель частоты с переменным коэффициентом деления, первый ключ и регистр сдвига, первый выход которого соединен с R входом

RS-триггера, выход которого подклю1 150764 чен к другому входу первого ключа, второй генератор стабильного тока, вход и выход которого соединены соответственно с другим выходом фазового детектора и входом фильтра нижних частот, последовательно соединенные опорный генератор и делитель частоты с фиксированным коэффициентом деления, а также преобразователь кодов, кодо— вые входы которого подключены к соот- 10 ветствующим выходам датчика кода, установочные входы делителя частоты с переменным коэффициентом деления подключены к соответствующим кодовым выходам преобразователя кодов, введе- 15 ны последовательно соединенные второй ключ и инвертор, третий ключ, а также первый и второй элементы И-ИЛИ, выходы которых подключены к соответствующИм входам фазового детектора, первый вход первого элемента И-ИЛИ, первый вход второго элемента И-ИЛИ и первый вход. третьего ключа объеди— нены и подключены к выходу делителя частоты с фиксированным коэффициентом 2 деления, второй вход первого элемента И-ИЛИ объединен с вторым входом второго элемента И вЂ И и подсоединен к выходу делителя частоты с переменным коэффициентом деления, первые управляющие входы первого и второго элементов И-ИЛИ подключены соответ— ственно к выходу инвертора и к выходу второго ключа, вторые управляющие входы первого и второго элементов

И-ИЛИ соединены соответственно с вы35 ходом второго ключа и с выходом инвертора, первый и второй входы второго ключа подключены соответственно к второму выходу регистра сдвига и к

40 информационному выходу преобразователя кодов, первый управляющий вход которого объединен с D входом регистра сдвига и подключен к выходу RSтриггера, второй управляющИй вход

45 преобразователя кодов объединен с S входом RS-триггера и подключен к установочному выходу датчика кода, третий управляющий вход преобразователя кодов объединен с входом обнуления регистра сдвига и подключен

50 к выходу третьего ключа, второй вход которого объединен с входом обнуления делителя частоты с переменным коэффициентом деления и подключен к первому выходу регистра сдвига.

55 тот.

Синтезатор частот содержит опорный генератор 1, делитель частоты с фиксированным коэффициентом деления (ДФКД) 2, фазовый детектор 3, первый генератор стабильного тока 4, второй генератор стабильного тока 5, фильтр

6 нижних частот, управляемый генератор 7, делитель частоты с-переменным коэффициентом деления (ДПКД) 8, преобразователь кодов 9, датчик кода 10, первый ключ 11, регистр сдвига 12, второй ключ 13, инвертор 14, третий ключ 15 RS-триггер 16, первый элемент

И-ИЛИ 17, второй элемент И-ИЛИ 18.

Преобразователь кодов 9 содержит блок коммутации 19, блок вычисления

20 промежуточного коэффициента деления, блок запоминания 21.

Синтезатор частот работает следующим образом.

В исходном состоянии управляемый генератор 7 вырабатывает сигнал с частотой f заданный при помощи коэффициента деления И„ ДПКД 8 и за счет работы кольца фазовой автоподстройки. Последовательности импульсов на входах фазового детектора 3 имеют одинаковый период. повторения. и нулевой фазовый сдвиг. На выходе фильтра 6 имеется постоянное, управляющее напряжение. На управляющем входе блока коммутапии .19.сигнал отсутствует и на .установочные, входы

ДПКД 8 через блок коммутации 19 преобразователя кодов 9.передается без

Преобразователь кодов содержит последовательно соединенные блок запоминания, блок вычисления промежу= точного коэффициента деления и блок коммутации, при этом вторая группа входов блока коммутации, вторая группа входов блока вычисления промежуточного коэффициента деления и кодовые входы блока запоминания объединены и являются кодовыми входами преобразователя кодов, выходы блока, коммутации являются кодовыми выходами преобразователя кодов, управляющие входы блока коммутации, блока вычисления промежуточного коэффициента деления и блока запоминания являются соответственно первым, вторым и третьим управляющими входами преобразователя кодов, а информационный выход блока вычисления промежуточного коэффициента деления является информаци— онным выходом преобразователя кодов.

На чертеже изображена структурная электрическая схема синтезатора час1150764 изменения код частоты Й с выходов датчика кода 10. (дновреме но этот код частоты поступает на входы блока запоминания 21, с выходов которого та же информация поступает на первые 5 входы блока вычисления 20.

Переключение частоты выходных колебаний осуществляется следующим образом.

После окончания набора нового зна- 1О чения частоты f2 на установочном выходе датчика кода 10 появляется импульс установки и на кодовых выходах датчика кода 10 одновременно появляется информация о новом значении часто- 1 ты f . Импульс установки включает блок вычисления 20 преобразователя кодов 9, который производит обработку кодов, поступающих на его входы, и на его информационном выходе знака Ю перестройки устанавливается или уро— вень"0", или" 1",в зависимости от знака разности частот Й2-f, Одновременно импульс установки с выхода датчика кода 10 поступает на S вход RS-триг- 2 гера 16 и на его выходе устанавливается уровень "1", под действием кото— рого на кодовых выходах преобразователя кодов 9 появляется код промежуточного коэффициента деления N Зо пропорциональный разности между предшествующим значением частоты f,, и новым значением и . ДПКД 8 продолжает делить с первоначальным коэффициентом N до окончания цикла деления

1 и появления на его выходе очередного импульса. В момент окончания цикла деления происходит установка коэффициента деления ДПКЦ 8 N . Начинается промежуточный цикл деления, необ — 4п ходимый для того, чтобы импульсы с выходов ДФКД 2 и ДПКД 8 появились на входах фазового детектора 3 в последовательности и с задержкой, необходимыми для формирования фазовым де- 45 тектором 3 нового значения управляющего напряжения, соответствующего установленному значению частоты f2 .

При этом последовательность появления импульсов и время задержки определяются соответственно знаком и величиной расстройки. В зависимости от знака расстройки -при помощи второго ключа 13, инвертора 14 и первого и второго, элементов И-ИЛИ 17 и 18 входы фазового детектора 3 подключаются или к выходам ДПКЦ 8 и ДФКД 2, или наоборот — к вйходам ДФКД 2 и

ДПКД 8 соответственно.

Переключение входов фазового детектора 3 осуществляется по сигналу

" 1" с второго выхода регистра сдвига 12 при окончании последнего цикла деления ДПКД 8 с первоначальным коэффициентом N„.

С появлением импульса на выходе

ДПКД 8 в промежуточном цикле деления на первом выходе регистра сдвига 12 появляется уровень " 1", который блокирует ДПКД 8, а на втором выходе

Ф регистра сдвига 12 появляется уровень "0". При этом на выходах преобразователя кодов 9 появляется код

N2 соответствующий новому значению частоты f . Очередной импульс с вы2 хода ДФКД 2 поступает в зависимости

oi знака расстройки или на первый, или на второй входы фазового детектора 3 и одновременно на второй вход третьего ключа 15, на выходе которого появляется сигнал, с помощью которого происходит запись информации о новом значении частоты f2 в блоке запоминания 21 преобразователя кодов 9. Одновременно с этим снимается блокировка с ДПКД 8 и начинается но— вый цикл деления с коэффициентом деления N>. Алгоритм работы преобразо— вателя кодов 9 описывается выражени(2 пр 1 ь 5152 552т ) Т о период частоты сравнения; коэффициент деления

ДПКД 8; где пр (е -к

5 - = " — эквивалентная крутизна

1 0-0 управления управляемым генератором 7 (значения U и U2 определяются по хранимой в блоке вычисления 20 характ еристик е управления

f=l(U) управляемого генератора 7);

102-01i — эквивалентная крутизна характеристики преобразования фазового детектора 3.

Значения t и t, определяются по записанной в блоке вычисления 20 ха7 1150764 8 рактеристике преобразования U=V(4) . согласование отрабатывается в течейие

Каждому значению управляющего напря- одного периода сравнения без измене-, жения на выходе фазового детектора 3 ния частоты сравнения. Ошибка устасоответствует определенное значение новки нового значения управляющего напряжения незначительна и отрабатывается

Знак перестройки определяется зна- цепью фазовоиавтоподстроики ч зоной автопо ст ойки частоты.

Так как изменение управляющего на4 1= 1

Т пряжения при перестройке происходит непрерывно, а длительность этого проЗависимость между частотами выход О цесса может достигать одного периода скорость с которой изменяется ь щими им коэффициентами деления " . управляющее напряжение, имеет гораздо

М и И описывается выражениями меньшее значение, чем в прототипе и

М М,, следовательно появляется sозможность

1 г . 2 т применения фильтра 6 с большей постоь

Таким образом, в предложенном син- янной вреМени, что позволит повысить тезаторе частот при перестройке рас- спектральную чистотувыходного сигнала .

ВНИИПИ Заказ 2174/44 Тираж 872 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4