Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее коммутаторы, блок памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первьй и второй элементы ИЛИ, первьй и второй регистры адреса, первый и второй дешифраторы , первый выход распределителя импульсов соединен с входом последовательного ввода первого регистра адреса, второй выход - с управляющими входами первого, второго и третьего блоков ключей, третий выход через блок элементов задержки с информационным входом первого блока ключей, выходы которого являются управляющими выходами группы устройства , четвертый выход - с управляющим входом второго дешифратора, пятый выход - с входом последовательного ввода второго регистра адреса, шестой выход - с входом сброса второго регистра адреса, одни выходы которого подключены к информационным входам второго дешифратора , другие выходы - к информационным входам второго блока ключей, выходы которого являются адресньмн выходами младших разрядов устройства , одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства , другие выходы первого регистра адреса через первый дешифратор с адресными входами коммутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, отличаюсл щееся тем, что, с целью увеличения быстродействия устройства, в него введены элементы И первой, второй и третьей групп и третий деI шифратор, управляющий вход которого подключен к седьмому выходу распределителя импульсов, а информационСП ные входы - к выходам второго регистра адреса, выходы коммутаторов (UD 4ib соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым 01 входам элементов И первой группы и к первым входам элементов И второй группы, вторые входы которых соединены с выходами блока памяти, а выходы элементов И первой и второй групп подключены к соответствующим , входам блока сравнения и входам первого и второго элементов ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подклю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(sl) С 06 Р 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3677350/24-24 (22) 26.12.83 (46) 23.04.85 ° Бюл. ¹ 15 (72) В.П. Бордыков, О.А. Тулинов и P.Н. Латифуллин (71) Специальное проектно-конструкторское бюро средств автоматизации нефтедобычи и нефтехимии "Нефтехимпромавтоматика" (53) 681.325.21(088.8) (56) 1. Авторское свидетельство СССР № 399854, кл. G 06 F 3/04, 1970.

2 ° Авторское свидетельство CCCP¹ 656078, кл. С 06 F 3/04, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее коммутаторы, блок памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первый и вто-. рой элементы ИЛИ, первый и второй регистры адреса, первый и второй дешифраторы, первый выход распределителя импульсов соединен с входом последовательного ввода первого регистра адреса, второй выход — с управляющими входами первого, второго и третьего блоков ключей, третий выход через блок элементов задержки— с информационным входом первого блока ключей, выходы которого являются управляющими выходами группы устройства, четвертый выход — с управляющим входом второго дешифратора, пятый выход — с входом последовательного ввода второго регистра адреса, шестой выход — с входом сброса второго регистра адреса, одни выходы которого подключены к информационным входам второго дешифÄÄSUÄÄ 1151945 А ратора, другие выходы - к информационным входам второго блока ключей, выходы которого являются адресными выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор— с адресными входами коммутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, о т л и ч а ю— щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введены элементы И первой, второй и третьей групп и третий дешифратор, управляющий вход которого подключен к седьмому выходу распределителя импульсов, а информационные входы — к выходам второго регистра адреса, выходы коммутаторов соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым входам элементов И первой группы и к первым входам элементов И второй группы, вторые входы которых соединены с выходами блока памяти, а выходы элементов И первой и второй групп подключены к соответствующим, входам блока сравнения и входам первого и второго элементов ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подклю11 чены к первым входам элементов И третьей группы, другой выход — к второму входу одного из элементов И третьей группы и к третьим, входам одних из элементов И первой и второй групп, выходы элементов И треть51945 ей группы соединены с третьими входами других элементов И первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого .элемента И третьей группы.

15

Изобретение относится к вычислительной технике и может быть исполь. зовано в устройствах для регистрации статистических данных об изменении состояний двухпозицианных 5 датчиков.

Известно устройство для ввода информации, содержащее коммутатор, дешифраторы, регистр адреса, генератор, блок запоминания состояний датчиков, блок определения изменения состояния датчиков, схемы ИЛИ и вентили |1j .

Недостатком даннога устройства является узкая область применения.

Наиболее близким по технической сущности к .изобретению является устройство для ввода информации, содержащее коммутаторы, блок памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первый и второй элементы ИЛИ, первый и второй регистры адреса, первый и второй дешифраторы, выход распределителя импульсов соединен с входом последовательного ввода первого регистра адреса, второй выход — с управляющими входами первого, второго и третьего блоков ключей, третий выход через блок элементов задержки — с информационным входом первого блока ключей, выходы которого являются управляющими

Выходами,группы устройства, четвертый выход - с управляющим входом второго дешифратора, пятый выход— с входом последовательного ввода второго регистра адреса, шестой выход — с:входом сброса второго регистра адреса, одни выходы которого подключены к информационным входам второго дешифратора, другие выходы к информационным входам второго блока ключей, выходы которого являются адресными выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор — с адресными входами камМутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов )2j .

Недостатком известного устройства является пониженное быстродействие.

Цель изобретения — повышение бы20 стродействия устройства.

Указанная цель достигается тем, что в устройство для ввода информации, содержащее коммутаторы, блок

25 памяти, с первого по третий блоки ключей, блок элементов задержки, распределитель импульсов, первый и второй элементы ИЛИ, первый и второй регистры адреса, первьй и

ВтОрой дешифратОры .перВый ВыхОд распределителя импульсов соединен с входом последовательного ввода пер- вого регистра адреса, второй выход— с управляющими входами первого, второго и третьего ключей, третий

З5 выход через блок элементов задержки - с информационным входом nepk ваго блока ключей, Выходы которого являются управляющими выходами группы устройства, четвертый выход — с

40 управляющим входом второго дешифратора, пятый выход - с входом последовательнога ввода второго регистра адреса, шестой выход — с входом сброса второго регистра адреса, 3 1151 одни выходы которого подключены к информационным входам второго дешифратора, другие выходы — к информационным входам второго блока ключей, выходы которого являются адресными выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными вы- 1р ходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор — с адресными входами коммутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, введены элементы И первой, второй и третьей групп и третий дешифратор, управляющий вход которого подключен к седьмому выходу распределителя импульсов, а информационные входы — к выходам второго регистра адреса, выходы ком- 25 мутаторов соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым входам элементов И первой группы и к первым входам эле- 30 ментов И второй группы, вторые входы которых соединены с выходами блока памяти, а выходы элементов И первой и второй групп подключены к соответствующим входам блока сравнения и входдм первого и второго элементов

ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подключены к первым входам 4g элементов И третьей группы, другой выход — к второму входу одного из элементов И третьей группы и к третьим входам одних из элементов И первой и второй групп, выходы элементов 4$

И третьей группы соединены с третьими входами других элементов И- первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого элемента И gg третьей группы.

На фиг. 1 изображена схема устройства; на фиг. 2 - схема распределителя .импульсов; на фиг. 3 — временные .диаграммы. 55

Устройство содержит коммутаторы 1, блок 2 памяти, первьпЪ дешифратор

3, регистр 4 адреса, с первого по

945 4 третий блоки 5-1 — 5-3 ключей, распределитель 6 импульсов, второй дешифратор 7, гретий дешифратор 8, второй регистр 9 адреса, блок 10 сравнения, первая, вторая и третья группы элементов И 11-13 соответственно, первый 14 и второй 15 элементы ИЛИ, блок 16 элементов задержки, входы 17, адресные выходы 18 старших разрядов, управляющие выходы

19 группы устройства, первый 20 и второй 21 управляющие выходы устройства, генератор 22 импульсов, с первого по пятый элементы И 23-27, первый 28 и второй. 29 триггеры, элемент

НЕ 30, элемент ИЛИ 31, формирователь 32 импульсов, адресный выход

33 младших разрядов устройства.

Устройство работает следующим образом.

В исходном состоянии регистры 4 и 9 находятся в нулевом состоянии„ а ключи блоков 5 закрыты. На управляющих входах дешифраторов 7 и 8 находятся разрешавшие потенциалы.

На первом выходе дешифратора 3 находится разрешающий потенциал, открывающий коммутатор 1. Все входные сигналы этого коммутатора проходят на его выходы и поступают на входы блока 2 памяти и входы группы элементов И 1 1. Блок 2 памяти производит параллельную запись поступившей информации и одновременно выдает информацию по этому адресу: за предыдущий момент времени, которая в параллельном коде поступает на входы группы элементов И 12. С выходов обеих групп элементов И 11 и 12 информация поступает на входы блока 10 сравнения. В случае равенства текущей информации и информации за предыдущий момент времени блок 10 сравнения выдает сигнал, поступающий на вход распределителя

6. Последний изменяет состояние регистра -4 на единицу, подключая тем самым другой коммутатор 1. Аналогично описанным происходят запись и сравнение информации за текущий и предыдущий моменты временй по новой группе датчиков, подключенных к данному коммутатору и в случае равенства происходит переключение на новый коммутатор. Такая процедура повторяется до тех пор, пока ие подключается датчик или датчики, изменившие свое состояние. В этом случае коды, поступающие на блок 10

1151945 сравнения, не равны, и сигнал на выходе блока 10 сравнения не сформирован.

Распределитель 6 импульсов снимает запрет с управляющего входа дешифратора 8 и поэтому только на его . первом выходе остается разрешающий потенциал. Таким образом, информация только с первого датчика из данной группы поступает на блок .10 сравнения. В случае равенства кодов распределитель 6, получив сигнал с вы-, хода блока 10 сравнения, увеличивает состояние регистра 9 на единицу, подключая тем самым следующий датчик. Такой опрос повторяется, пока не подключается датчик, изменивший свое состояние. В этом случае распределитель 6 открывает . ключи 5, и адрес данного датчика, .а также значение текущего времени поступают на выход устройства. Одновременно на выход устройства через элементы ИЛИ 14 и 15 поступает информация о направлении изменения состояния данного датчика.

t5

ЗО

Далее устройство проверяет, находятся ли в этой группе еще датчики, изменившие свое состояние.

Для этого запрещающий потенциал снова подается на управляющий вход дещифратора 8 и снимается с управ-. ляющего входа дешифратора 7. Дешифратор 7, в отличие от дешифратора 8 при снятии запрета с его управляю- 35 щего входа имеет на одном из своих выходов запрещающий потенциал, а на остальных выходах - разрешающие потенциалы.В данный момент времени запрещающий потенциал имеется на том выходе дешифратора 7, который соответствует датчику, изменившему свое состояние. Запрещающий потенциал имеется также и на выходе соответствующего элемента И группы 13, вход 45 которого подключен к данному выходу дешифратора 7 ° Благодаря тому, что выход каждого элемента И группы 13 подключен к входу предыдущего элемента И группы 13, запрещающие потенци- 50 алы имеются и на выходах всех преды-. дущих элементов И группы 13, поэтому к блоку 10 сравнения оказываются подключенными все последующие датчики из данной группы. Равенство . 55 данных кодов означает, что в этой группе нет больше датчиков, изменивших свое состояние, а в случае неравенства происходит определение адреса следующего датчика в этой группе аналогично описанному. Для этого снимается запрет с управляющего входа дешифратора 8 и подается запрет на управляющий вход дешифратора 7. Распределитель 6 начинает далее изменять состояние регистра

9 до нахождения нового датчика в этои группе, изменившего свое состояние. Код адреса этого датчика опять считывается на выход устройства и далее устройство опять проверяет наличие в этой группе новых датчиков

1 изменивших свое состояние. В случае, если таких датчиков не .оказывается, распределитель 6 устанавливает регистр 9 в исходное нулевое состоя— ние и изменяет на единицу состояние регистра 4, подключая тем самым новую группу датчиков. Далее процесс полностью аналогичен описанному.

Распределитель 6 работает следующим образом.

Триггеры 28 и 29 находятся в исходном нулевом состоянии. При равенстве входных кодов блок 10 сравнения выдает единичный сигнал, который разрешает прохождение импульсов с выхода генератора 22 через элемент

И 23 на счетный вход регистра 4 и установочный вход регистра 9, так как на инверсном выходе триггера

28 находится разрешающий потенциал.

В качестве регистров 4 и 9 можно применить счетчики-регистры или регистры сдвига. При несовпадении кодов блок 10 сравнения выдает нулевой потенциал, запрещающий прохождение импульсов через элемент

И 23

3 и разрешающии прохождение импульса через элемент И 24 благодаря инвертору 30. Импульс с выхода элемента И 24 своим задним фронтом переводит триггер 28 в единичное состояние, снимая тем самым запрет с управляющего (стробирующего) входа дешифратора 8.

По временной диаграмме (фиг. 3) следует совпадение кодов трех датчиков, благодаря чему с выхода элемента И 25 через элемент ИЛИ 31 поступает несколько импульсов на счетный вход регистра 9, последовательно меняя его состояние. При получении нового несовпадения. на выходе элемента И 26 появляется импульс, переводящий триггер 28 в нулевое

945

7 1151 состояние, а триггер 29 в единичное состояние, т. е. запрещающий потен- ° циал снова подается на управляющий вход дешифратора 8-и снимается с управляющего входа дешифратора 7. 5

Далее возможно два варианта: либо в этой группе нет больше датчиков, изменивших свое состояние, либо они есть. На временной диаграмме изображен второй .вариант. При появлении единичного потенциала с выхода триггера 29 схема сравнения выдает нулевой потенциал, поэтому на выходе элемента И 27 формируется импульс, возвращающий задним фронтом 15 триггер 29 в исходное нулевое состояние. Одновременно этот импульс через элемент ИЛИ 31 поступает на счетный вход регистра 9. Далее распределитель 6 работает аналогично до тех 20 пор, пока при нахождении триггера 29 в единичном состоянии блок 10 сравнения выдает единичный потенциал.

Импульс через элемент И 23 в этом случае изменяет состояние регистра 4 и производит обнуление регистра 9 и одновременно запускает формирова тель 32, выходной импульс которого устанавливает триггеры 28 и 29 в исходные состояния. Таким образом 30 устройство переходит к поиску .группы датчиков с измененными состояниями.

Необходимо отметить, что ситуация, изображенная на временной диаграмме, у встречается практически весьма редко, так как устройство предназначено для тех случаев,. когда срабатывание дат-: чиков происходит достаточно редко.

Поэтому в среднем время поиска одного датчика достаточно мало.

В момент чормирования кода датчика, изменившего свое состояние в регистрах 4 и 9, импульс с выхода элемента И 26, поступая на входы блоков 5, открывает их, и информация с выхода блока 16, а также код датчика поступают на выход устройства.

Предлагаемое устройство позволяет считывать информацию с двухпозиционных датчиков, но имеет повышенное быстродействие по сравнению с известным.

Пример. Пусть к устройству подключено 256 датчиков. В известном устройстве для полной проверки всех датчиков за счет последовательного опроса необходимо не менее 256 тактов, если считать, что за один такт происходит контроль одного датчика.

В предлагаемом устройстве при организации 16х16, т.е. когда к каждому из 16 коммутаторов подключено

16 датчиков, для контроля всех датчиков потребуется всего 16 тактов.

Поиск датчика, изменившего свое состояние в данной группе, не пре,-высит также 16 тактов. Поэтому общее время нахождения датчика, изменившего свое состояние, не превышает

32 такта, что значительно меньше, чем у известного устройства.

1151945

1151945

Составитель И. Алексеев

Техред С.йовжий. КорректорО.Тигор

Редактор Е. Папи филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 2324/37 Тираж 710 Подписное

ВНИИПИ-Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5