Устройство для фиксации сбоев

Устройство для фиксации сбоев

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ФИКСАЦИИ СБОЕВ, содержащее два регистра, генератор импульсов, первую группу элементов И и группу элементов задержки, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены две группы элементов И, группа блоков памяти, элемент И, два элемента ИЛИ, элемент задержки и триггер, причем первые входы элементов И первой группы образуют группу входов устройства, выходы элементов И первой группы соединены с единичными входами соответствующих разрядов первого и второго регистров и соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходок элемента И, входы которого соединены с инверсными выходами первого регистра и выходом элемента задержки, вход которого соединен с выходом второго элемента ИЛИ, прямые выходы первого регистра соединены с первыми входами соответствующих элементов И второй и третьей групп, вторые входы элементов И второй и третьей групп соединены с выходом генератора импульсов , вход запуска которого соеди иен с прямым выходом триггера, прямые выходы второго регистра соединены с третьими входами соответствующих элементов И второй группы, выходы которых соединены с входами соответствукмдих элементов задержки группы и с входами установки в О соответствующих разрядов второго регистра, инверсные 19Ыходы которых соединены с вторыми входами соответ (Л ствующих элементов И первой группы, выходы элементов И третьей группы соединены с входами соответствукщих блоков памяти группы, информационные выходы которых образуют группу информационных выходов устройства, выходы элементов задержки группы сд образуют группу выходов идентификации сбоев устройства,.выходы оконча ;о а ния выборки блоков памяти группы соединены с входш и установки в О 00 соответствующих разрядов первого регистра и соответствукицими входами второго элемента ИЛИ, прямой и инверсный выходы триггера являются соответственно выкодами неисправности и исправности устройства.

„„Я0„„1151968

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

4(sl) G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3667599/24-24 (22) 23.11.83 (46) 23.04.85. Бюл. Ф 15 (72) В.И.Водолазкий, А.Я.Матов, В.П.Конищев и В.Д.Костюченко (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

N - 601695, кл. С 06 F 11/00, 1976.

2. Авторское свидетельство СССР

Ф 860074, кл. С 06 F 11/00, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ

СБОЕВ, содержащее два регистра, генератор импульсов, первую группу элементов И и группу элементов задержки, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены две группы элементов И, группа блоков памяти, элемент И, два элемента ИЛИ, элемент задержки и триггер, причем первые входы элементов И первой группы образуют группу входов устройства, выходы элементов И первой группы соединены с единичными входами соответствующих разрядов первого и второго регистров и соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента И, входы которого соединены с инверсными выходамй первого регистра и выходом элемента задержки, вход которого соединен с выходом вто рого элемента ИЛИ, прямые выходы первого регистра соединены с первыми входами соответствующих элементов И второй и третьей групп, вторые входы элементов И второй и третьей групп соединены с выходом генератора импульсов, вход запуска которого соеди. нен с прямым выходом триггера, прямые выходы второго регистра соединены с третьими входами соответствующих элементов И второй группы, выходы которых соединены с входами соответствующих элементов задержки группы и с входами установки в "0" соответствующих разрядов второго регистра, инверсные выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы элементов И третьей группы соединены с входами соответствующих блоков памяти группы, информационные выходы которых образуют группу информационных выходов устройства, выходы элементов задержки группы образуют группу выходов идентификации сбоев устройства,.выходы окончания выборки блоков памяти группы соединены с входами установки в "0" соответствующих разрядов первого регистра и соответствующими входами второго элемента ИЛИ, прямой и инверсный выходы триггера являются .соответственно выходами неисправности и исправности устройства.

1151968

Изобретение относится к вычислительной технике и может быть использовано при диагностике цифровых вычислительных машин, Известно устройство для фиксации сбоев, содержащее два регистра, счетчик, дешифратор, генератор импульсов, реле времени, формирователь, элементы

И, ИЛИ, НЕ (1) .

Недостаток устройства — низкое быстродействие, обусловленное последовательным опросом всех входных цепей аварийных сигналов, независимо от наличия или отсутствия последних.

Наиболее близким к предлагаемому

15 является устройство для фиксации сбоев, содержащее первый и второй регистры, группу элементов И, блок приоритетов, группу. элементов задержки, шифратор, блок памяти, счетчик, 20 схему сравнения, генератор импульсов, группу входов аварийных сигналов устройства, группу информационных выходов устроиства, причем входы группы аварийных сигналов устройства соединены с единичными входами соответствующих триггеров первого регистра, выходы первого регистра соединены с соответствующими входами блока приоритетов, выходы блока приоритетов соединены с входами соответствующих элементов задержки группы, выходы элементов задержки группы соединены с соответствующими входами шифратора и с первыми входами соот- 35 ветствующих элементов И группы, выходы шифратора соединены с соответствующими входами счетчика, выход счетчика соединен с адресным входом блока памяти и с первым входом схемы 40 сравнения, первый выход блока памяти является информационным выходом устройства, выход блока памяти соединен с входом параллельного занесения второго регистра, выход второго ре- 45 гистра соединен с вторым входом схемы сравнения, выход неравнозначности схемы сравнения соединен с запускающим входом генератора импульсов,-выход равнозначности схемы срав- 50 нения соединен с останавливающим входом генератора импульсов, с вторым входом каждого элемента И группы и с установочными входами счетчика и второго регистра, выход генератора 55 импульсов соединен со счетным входом счетчика, выходы элементов И группы соединены нулевыми входами соответствующих три г ге ров пе рво го ре гис тра (2j .

Недостаток известного устройстванизкое быстродействие, обусловленное задержкой обслуживания поступающих сигналов сбоя до момента окончания выдачи информации по предыдущему сигналу сбоя.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для фиксации сбоев, содержащее два регистра, генератор импульсов, первую группу элементов И и группу элементов задержки, введены две группы элементов

И, группа блоков памяти, элемент И, два элемента ИЛИ, элемент задержки и триггер, причем первые входы элементов И первой группы образуют группу входов устройства, выходы элементов И первой группы соединены с единичными входами соответствующих разрядов первого и второго регистров и соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента И, входы. которого соединень1 с инверсными выходами первого регистра и выходом элемента задержки, вход которого соединен с выходом второго элемента ИЛИ, прямые выходы первого регистра соединены с первыми входами соответствующих элементов И второй и третьей групп, вторые входы всех элементов И второй и третьей групп соединены с выходом генератора импульсов, вход запуска которого соединен с прямым выходом триггера, прямые выходы второго регистра соединены с третьими входами соответствующих элементов И второй группы, выходы которых соединены с входами соответствующих элементов задержки группы и с входами установки в "О" соответствующих разрядов

Второго регистра, инверсные выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы элементов И третьей группы соединены с входами соответствующих блоков памяти группы, информационные выходы которых образуют группу информационных выходов устройства, выходы элементов задержки группы образуют группу выходов иден. тификации сбоев .устройства, выходы

1151968 Я окончания выборки блоков памяти группы соединены с выходами установки в "0" соответствующих разрядов первого регистра и соответствующими входами второго элемента ИЛИ, прямой и инверсный выходы триггера являются соответственно выходами неисправности и исправности устройства.

На фиг. 1 изображена структурная схема устройства для фиксации сбоев; на фиг. 2 — структурная схема одного из вариантов блока памяти.

Устройство для фиксации сбоев (фиг. 1) содержит группу 1 входов 15 устройства, первую группу 2 элементов

И, первый регистр 3, содержащий группу 4 триггеров, второй регистр 5, содержащий группу 6 триггеров, первый элемент ИЛИ 7, триггер 8, эле- 20 мент И 9, вторую группу 10 элементов

И, третью группу 11 элементов И, генератор 12 импульсов, группу 13 элементов задержки, группу 14 блоков памяти, элемент 15 задержки, второй 2 элемент ИЛИ 16, группу 17 информационных вьгходов устройства, выход 18 исправности устройства, группу 19 выходов идентификации сбоев устройства, выход 20 неисправности устройства.

Блок 14 памяти группы (фиг. 2) содержит элемент 21 задержки, группу регистров 22, и групп элементов И 23, где и — число регистров в группе 22, узел 24 дифференцирования, группу элементов ИЛИ 25, выход 26 окончания выборки блока, группу 27 выходов блока, вход 28 обращения блока памяти, счетчик 29 адреса и дешифратор 30 4р

Устройство. для фиксации сбоев работает следующим образом.

В исходном состоянии регистры 3 и 5 обнулены. Обнулен также и триггер 8, Генератор 12.импульсов оста- 4 новлен нулевым уровнем с прямого выхода триггера 8. Для каждого i-ro (i = 1, ..., n) сигнала сбоя в соответствующем блоке 14 памяти группы хранится информация, подлежащая вы- б даче при его возникновении. (Например, наименование аварийного сигнала, наименование аварийного сигнала, наименование источника аварийного сигнала, перечень элементов источника аварийного сигнала, статистические оценки надежности функционирования элементов и тому подобная информация). Единичный уровень с .инверсного выхода i-ro триггера 6 второго регистра 5 присутствует на втором входе i-го элемента И первой группы 2. Счетчики 29 адреса всех блоков t4 памяти группы находятся в нулевом состоянии.

При поступлении i-го сигнала сбоя он проходит через i-й элемент И первой группы 2 и запоминается в

i-м триггере 4 первого регистра 3 и в i-м триггере группы 6 второro регистра 5, а также через первый элемент ИЛИ 7 устанавливает триггер 8 в единичное состояние. Нулевым уровнем с инверсного выхода i-ro триггера группы 6 закрывается i-й элемент И первой группы 2, нулевым уровнем с инверсного выхода i-го триггера группы 4 закрывается элемент И 9. Единичный уровень с прямого выхода i-го триггера группы 4 поступает на первые входы i-х элементов И второй 10 и третьей 11 групп. На третий вход каждого i-го элемента И второй группы

10 поступает единичный уровень с прямого выхода i-го триггера группы 6.

Единичный уровень с прямого выхода триггера 8 запускает генератор 12 импульсов. Единичный сигнал с выхода генератора 12 импульсов проходит через i-й элемент И второй группы 10.

Сигнал с выхода i-ro элемента И второй группы 10 обнуляет i-й триггер группы б, разрешая тем самым поступление на вход нового х-го сигнала сбоя и закрывая i-й элемент И второй группы 10 для прохождения следующих единичньгх сигналов от генератора 12 импульсов. Этот же сигнал поступает на вход х-го элемента задержки группы

13,и, задержанный, передается на соответствующий выход идентификации сбоеь группы 19 устройства. Элементы задержки группы 13 служат для сообщения о начале выдачи информации, характеризующей сбой. Единичные снгналы с выхода генератора 12 иипульсов проходят через i-й элемент И третьей группы 11 на вход i-ro блока 14 памяти группы, обеспечивая выдачу информации в виде сигналов из последовательно расположенных п регистров 22

i-ro блока 14 памяти группы на соответ ствующие информационные выходы группы устройства.

Если во время выдачи информации по i-му сигналу сбоя возникает новый

1151968

i-й сигнал сбоя, то он проходит через элемент И первой группы 2 и запоминается в i-м триггере группы 6. Единичный уровень с прямого выхода i-ro триггера группы б поступает на третий 5 вход i-го элемента И второй группы 10.

С приходом единичного сигнала от генера ropa 12 импульсов факт возникновения i-го сигнала сбоя будет виден в виде сигнала на соответствующем выхо10 де группы идентификации сбоев устройства, после чего i-й триггер группы 6 обнуляется.

Работа устройства при поступлении

К-го {К = 1, ...,:h К g i) аварийного сигнала во время выдачи информации по i-му сигналу сбоя аналогична описанной, за исключением исходного состояния, триггер 8 — в единичном состоянии и генератор 12 импульсов 20 запущен.

В момент окончания выдачи информации по i-му сигналу сбоя i-й блок 14 памяти группы выдает сигнал окончания выборки, который обнуляет 25

i-й триггер группы 4 и через второй элемент ИЛИ 16, задержанный на время переходных процессов в i-м триггере группы элементом 15 задержки, поступает на соответствующий вход элемен- щ та И 9. B случае, если устройство не ведет выдачу информации по какому. нибудь другому сигналу сбоя (регистр

3 — в нулевом состоянии), указанный сигнал проходит через элемент И 9 и обнуляет триггер 8, нулевым уровнем с прямого выхода которого останавливается генератор 12 импульсов. Устройство находится в исходном состоянии, о чем сигнализирует единичный уровень на выходе 20 исправности.

Рассмотрим работу блока 14 памяти, фиг. 2. В исходном состоянии счетчик

29 адреса - в нулевом состоянии.

Единичный уровень с нулевого выхода дешифратора 30 присутствует на первых входах всех m элементов И 23 первой группы. На всех остальных выходах дешифратора — нулевые уровни.

При поступлении сигнала на вход

28 он проходит через те из элементов

И 23 первой группы, на вторые входы которых с выходов первого регистра группы 22 поступает единичный уровень, Информация в виде комбинации сигналов через элементы ИЛИ группы

25 выдается на группы 27 блока памяти. Задержанный элементом 21 задержки сигнал с входа блока поступает на счетный вход счетчика 29, увеличивая его содержимое на единицу. На первом выходе дешифратора 30 появляется единичный уровень ° Блок памяти готов к выборке информации иэ очередного регистра группы 22. При поступлении -го сигнала чтения производится выборка информации из

&ro регистра группы 22 и на 8-м выходе дешифратора 30 возникает единичный уровень. Положительный перепад с последнего выхода дешифратора 30 дифференцируется узлом 24 дифференцирования, сигнал с выхода которой обнуляет счетчик 29 адреса .и является выходом окончания выборки блока.

Использование в предлагаемом устройстве новых элементов и новых связей известного позволяет повысить быстродействие устройства за счет независимой выдачи информации по каждому из возникающих аварийному сигналу и осуществлять фиксацию возникающих сигналов, сбоев практически в реальном масштабе времени, в чем достаточно часто возникает необходимость, например, при диагностировании

ЦВИ, 1151968

18

77

Фиг7 г?

Аа.2

ВВНИПИ Заказ 2325 38 ТИРаж 710 Go снж