Формирователь сложных сигналов

Формирователь сложных сигналов

Иллюстрации

Показать все

Реферат

 

ФОРМИРОВАТЕЛЬ СЛОЖНЫХ СИГНА Ш)В, содержащий первый элемент И, первьй счетчик импульсов, запоминающий блок, цифроаналоговый преобразователь , причем первый вход первого элемента И соединен с первой входной шиной устройства, выход первого счетчика импульсов соединен с входом запоминающего блока, выход цифроаналогового преобразователя соединен с первой .выходной шиной устройства, отлич ающий с я тем, что, с целью снижения аппаратурных затрат путем экономии, уменьшения, объема памяти, в него введены второй и третий счетчики импульсов, цифровой элемент сравнения, демультиплексор, первый и второй формирователи импульсов , второй, третий, четвертый и пятый элементы И, элемент ИЛИ, причем выход первого элемента И через первый формирователь импульсов соединен с первым входом первого счетчика импульсов , первьй выход запоминающего блока соединен с первым входом второго элемента И, второй выход соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И,с первыми входами четвертого и пятого элементов И и с первой входной шиной устройства, выход второго элемента И соединен с первым входом второго счет чика импульсов, второй вход которого соединен с выходом третьего элемента И, а выход четвертого элемента И соединен с первым входом третьего счетчика импульсов, второй вход которого соединен с вторым входом первого счетчика импульсов, выходом элемента i ИЛИ и третьим входом второго счетчика импулБсов, выход которого соединен (Л с входом цифроаналогового преобразос вателя, при этом второй вход пятого элемента И соединен с третьим выходом запоминающего блока, четвертый выход которого соединен с первым входом цифрового элемента сравнения, первый выход которого соединен с третьим ел входом пятого элемента И, выход кооэ торого через ВТОРОЙ формирователь имОд пульсов соединен с первым входом ф демультиплексора, а второй вход цифрового элемента сравнения соединен с выходом третьего счетчика импульсов , третий вход которого соединен с выходом первого формирователя импульсов, при этом второй вход первого элемента И соединен с первым выходом цифрового элемента сравнения , второй выход которого соединен с вторым входом четвертого элемента И, а первый вход элемента ИЛИ .соединен с второй входной шиной устройства , третья входная шина соединена с вторым входом демультиплексора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1153391

1(51) Н 03 К 4/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKONIIV СВИДЕТЕЛЬСТВУ (21) 3661895/ 24-21

: (22) 09, 11, 83 (46) 30. 04. 85. Бюл. И 16

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITMA (72) А.В. Комаров и А,С. Просочкин (53) 621.374.3(088.8) (56 1 1. Авторское свидетельство

СССР Ф 729824, кл. Н 03 К 4/02

29.06.78, 2. Использование ЗУПВ и ЦАП в генераторе сложных .сигналов. — "Электроника", 1978, И 1, с. 77-78 (прототип)„ (54)(57) ФОРМИРОВАТЕЛЬ СЛОЖНЫХ СИГНА

JI0B, содержащий первый элемент И, первый счетчик импульсов, запоминающий блок, цифроаналоговый преобразователь, причем первый вход первого элемента И соединен с первой входной шиной устройства, выход первого счетчика импульсов соединен с входом запоминающего блока, выход цифроаналогового преобразователя соединен с первой выходной шиной устройства, отличающийся тем, что, с целью снижения аппаратурных затрат путем экономии, уменьшения, объема памяти, в него введены второй и третий счетчики импульсов, цифровой элемент сравнения, демультиплексор, первый и второй формирователи импульсов, второй, третий, четвертый и пятый элементы И, элемент ИЛИ, причем выход первого элемента И через первый формирователь импульсов соединен с первым входом первого счетчика импульсов, первый выход запоминающего блока соединен с первым входом второго элемента И, второй выход соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И,с первыми входами четвертого н пятого элементов И и с первой входной шиной устройства, выход второго элемента И соединен с первым входом второго .счетчика импульсов, второй вход которого соединен с выходом третьего элемента И, а выход четвертого элемента И соединен с первым входом третьего счетчика импульсов, второй вход которого соединен с вторым входом первого счетчика импульсов выходом элемента

Э Ф

ИЛИ и третьим входом второго счетчи- S ка импульсов, выход которого соединен с входом цифроаналогового преобразо- %ФУ вателя, при этом второй вход пятого элемента. И соединен с третьим выходом запоминающего блока, четвертый выход которого соединен с первым входом циф рового элемента сравнения, первый выход которого соединен с третьим входом пятого элемента И, выход ко- © торого через второй формирователь импульсов соединен с первым входом

©Ф демультиплексора, а второй вход с© цифрового элемента сравнения соединен с выходом третьего счетчика импульсов, третий вход которого соединен с выходом первого формирователя импульсов, при этом второй вход первого элемента И соединен с первым,фв выходом цифрового элемента сравнения, второй выход которого соединен с вторым входом четвертого элемента И, а первый вход элемента ИЛИ соединен с второй входной шиной устройства, третья входная шина соединена с вторым входом демультиплексора, 1153391

45 первый выход которого соединен с второй выходной шиной устройства, а втоИзобретение относится к импульсной технике и может найти применение в аналого-цифровых системах и устройствах автоматики.

Известен формирователь сложного сигнала, содержащий генератор тактовых импульсов, счетчики импульсов, запоминающий блок, сумматор, ЦАП и блок управления 1 ).

Недостатком известного устройства является сложность, связанная с большим объемом памяти запоминающего блока.

Наиболее близким к предлагаемому является формирователь сложных сигналов, содержащий элемент И, счетчик импульсов, запоминающий блок, цифроаналоговый преобразователь, причем первый вход элемента И соединен с первой входной шиной устройства, выход цифроаналогового преобразователя соединен с выходной шиной устройства, выход счетчика соединен с входом запоминающего блока, выход запоминающего блока соединен с входом цифроаналогового преобразователя, вторая входная шина устройства соединена с вторым входом элемента И, выход которого соединен с входом счетчика импульсов $23.

Недостатком известного устройства является его сложность, обусловленная большой информационной емкостью запоминающего блока, т.е. большим объемом памяти.

Цель изобретения — снижение аппаратурных затрат путем экономии, уменьшение объема памяти.

Поставленная цель достигается тем, что в формирователь сложных сигналов, содержащий первый элемент

И, первый счетчик импульсов, запоминающий блок, цифроаналоговый преобразователь, причем первый вход первого элемента И соединен с первой входной шиной устройства, выход первого счетчика импульсов соединен с входом запоминающего блока, выход рои выход соединен с вторым входом элемента ИЛИ. цифроаналогового преобразователя соединен с первой выходной шиной устройства, дополнительно введены второй и третий счетчики импульсов, цифровой элемент сравнения, демультиплексор, первый и второй формирователи импульсов, второй, третий, четвертый и пятый элементы И,элемент

ИЛИ, причем выход первого элемента И через первый формирователь импульсов соединен с первым входом первого счетчика импульсов, первый выход эапоминающего блока соединен с первым входом второго элемента И, второй выход соединен с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И, с первыми входами четвертоro и пятого элементов И и с первой входной шиной устройства, выход второго элемента И соединен с первым входом второго счетчика импульсов, второй вход которого соединен с выходом третьего элемента И, а выход четвертого элемента И соединен с первым входом третьего счетчика импульсов, второй вход которого соединен с вторым входом первого счетчика импульсов, вь1ходом элемента ИЛИ и третьим входом второго счетчика импульсов, выход которого соединен с входом цифроаналогового преобразователя, при этом второй вход пятого элемента И соединен с третьим выходом запоминающего блока, четвертый выход которого соединен с первым входом цифрового элемента сравнения, первый выход которого соединен с третьим входом пятого элемента И, выход которого через второй формирователь импульсов соединен с первым входом демультиплексора, а второй вход цифрового элемента сравнения соединен с выходом третьего счетчика импульсов, третий вход которого соеди.нен с выходом первого формирователя импульсов, при этом второй вход первого элемента И соединен с первым выходом цифрового элемента сравнения, второй выход которого соединен с вторым в:-одом четвертого элемента И, а первый вход элемента ИЛИ соединен с второй входной шиной устройства, третья входная шина соединена с вторым входом демультиплексора, первый выход которого соединен с второй выходной шиной устройства, а второй выход соединен с вторым входом элемента ИЛИ.

1.0

В запоминающем блоке хранятся значения приращений функций, а не значения самой функции, что сокращет число разрядов запоминающего блока и, следовательно, уменьшает

его информационную емкость.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2— временные диаграммы, описывающие его работу.

Формирователь сложных сигналов. содержит первый элемент 1 И, первый счетчик 2 импульсов, запоминающий блок 3, цифроаналоговый преобразователь (ЦАП) 4, причем первый вход первого элемента 1 И соединен с первой входной шиной 5 устройства, выход первого счетчика 2 соединен с входом запоминающего блока 3, выход

ЦАП 4 соединен с первой выходной шиной 6 устройства, второй и третий счетчики 7 и 8 импульсов, цифровой элемент сравнения 9, демультиплексор 10, первый и второй формирова- 3g тели 11 и 12 импульсов, второй, третий, четвертый и пятый элементы

13-16 И, элемент 17 ИЛИ, причем выход элемента 1 И через первый формирователь 11 сигнала соединен с 40 первым входом первого счетчика 2, первый выход запоминающего блока 3 соединен с первым входом второго элемента 13 И, второй выход запоминающего блока 3 соединен с первым 45 входом третьего элемента 14 И, второй вход которого соединен с вторым входом второго элемента 13 И и с первой входной шиной 5 устройства, выход второго элемента 13 И соединен 50 с первым входом второго счетчика 7, второй вход которого соединен с выходом третьего элемента И 14, выход четвертого элемента 15 И соединен с первым входом третьего счетчика 8, у второй вход которого соединен с вто, рым входом первого счетчика 2, выходом элемента ИЛИ- 17 и третьим входом вто39l 4 рого счетчика 7, выход которого соединен с входом ЦАП 4, первый вход пятого элемента 16 И соединен с пер.вой входной шиной 5 устройства, второй вход пятого элемента 16 И соединен с третьим выходом запоминающего блока 3, четвертый выход которого соединен с первым входом цифрового элемента сравнения 9, первый выход которого соединен с третьим входом пятого элемента 16 И, выход которого через второй формирователь 12 импульсов соединен с первым входом демультиплексора 10, второй вход элемента сравнения 9 соединен с выходом третьего счетчика 8, третий вход которого соединен с выходом первого формирователя 11 импульсов, первый вход четвертого элемента 15 И соединен с первой входной шиной 5 устройства, второй вход первого элемента

1 И соединен с первым выходом цифрового элемента сравнения 9, второй выход которого соединен с вторым входом четвертого элемента 15 И, первый вход элемента 17 ИЛИ соединен с второй входной шиной 18 устройства, третья входная шина 19 соединена с вторым входом демультиплексopR 10, первый

1 выход которого соединен с второй выходной шиной 0 устройства, второй выход демультиплексора 10 соединен с вторым входом элемента 17 ИЛИ, Первые входы счетчиков 2, 7 и 8 являются счетными (входами сложения), вторые входы первого счетчика 2 и третьего счетчика 8 являются входами синхронизации, второй вход второго счетчика 7 является входом вычитания, а третий вход является входом синхронизации, третий вход третьего счетчика 8 является входом обнуления.

При этом единичное значение сигнала на входах синхронизации счетчиков 2, 7 и 8 разрешает занесение информации с установочных входов этих счетчиков (не показаны)

На установочный вход второго счетчика 7 подается код начального значения воспроизводимой функции (на фиг.2 это значение принято нулевым, t C t ).

Установочный вход третьего счетчика 8 соединен с общей шиной устройства, поэтому при единичном сигнале на входе синхронизации этот счетчик обнуляется (фиг. 2). ! .В запоминающий блок 3 предварительно заносится по каждому адресу: код опроса ячейки памяти с выхода третьего счетчика 8.. Если эти коды не равны, то на первом выходе элемента сравнения 9 устанавливается нулевое значение сигнала, который закрывает первый элемент 1 И, запрещая прохождение тактового импульса на счетный (первый) вход первого счетчика 2, Адрес ячейки памяти, из которой происходит многократное считывание кода приращения, при этом не меняется.

На втором выходе цифрового элемента сравнения 9 (инверсном) устанавливается единичное значение сигнала, который открывает четвертый элемент

15 И, разрешая прохождение импульса на счетный (первый) вход третьего счетчика 8, который осуществляет подсчет числа тактов опроса ячейки памяти. Когда код текущего числа тактов опроса, формирующийся в третьем счетчике 8, сравнивается с кодом числа тактов опроса, хран..— щимся в запоминающем блоке 3, на первом выходе цифрового элемента 9 устанавливается единичное значение сигнала, а на втором — нулевое, При этом открывается первый элемент 1 И и закрывается четвертый элемент 15 И.

Следующий после совпадения кодов тактовый импульс проходит через элемент 1 И, первый формирователь

11 и своим фронтом обнуляет третий счетчик 8, а срезом увеличивает содержимое первого счетчика 2. При этом изменяется адрес ячейки памяти, из которой будет считано следующее приращение.

Работа устройства иллюстрируется временными диаграммами, изображенными на фиг. 2. Одновременно со срезом сигнала на выходной шине 18 (фиг. 2а) появляется первый тактовый импульс (фиг. 26), который, как и три последующих, осуществляет считывание приращения +1 из нулевой ячейки памяти. В течение этого промежутка времени (. — t,) содержимое третьего счетчика 8 увеличивается на единицу с каждым тактовым импульсом (фиг,2в).

Сравнение кода текущего числа тактов опроса и кода числа тактов опроса (десятичный эквивалент-3) происходит после третьего тактового импульса (момент времени „на фиг. 2r). Четвертый тактовый импульс обнуляет третий счетчик 8 (момент времени t, на фиг. 2в) и изменяет адрес ячейки памяти (момент времени г, на фиг. 2е), 40

3 1153391 6 приращения вцолроизводимых функций . (2 разряда), код числа опроса данного адреса (и „ разрядов) и признак окончания периода воспроизведения (1 разРяд)е

Режим "Работа" устанавливается нулевым значением сигнала BP на шине 18 (t to на фиг. 2), при этом счетчики 2, 7 и 8 переходят в счетный режим работы. В режиме "Работа" 10 осуществляется воспроизведение заданной функции, цифровые значения которой формируются во втором счетчике 7 и с помощью ЦАП 4 преобразуются в аналоговый сигнал .Формирование цифро- 1> вых значений воспроизводимой функции во втором счетчике 7 осуществляется с помощью приращений, код которых хранится в запоминающем блоке 3. Приращения могут быть трех видов: +1 младшего разряда кода, О, -1 младшего разряда кода. Приращения возникают в момент появления тактовых импульсов, которые поступают на вторые входы элементов 13 и 14 И. Если на первом выходе запоминающего блока 3 установлен сигнал логической единицы, а на втором выходе блока 3 †. логического нуля, то в момент прихода очередного импульса открывается второй элемент И 13 и тактовый импульс

ЗО проходит на вход суммирования второго счетчика 7, содержимое которого при этом увеличивается на единицу младшего разряда кода. В противном случае открывается третий элемент З5

14 И и очередной тактовый импульс проходит на вход вычитания второго счетчика 7 и его содержимое уменьшается на единицу младшего разряда кода. Приращению О соответствуют нулевые сигналы на нервом и втором выходах запоминающего блока 3. Содержимое второго счетчика 7 прн этом не изменяется.

С целью уменьшения числа ячеек памяти запоминающего блока 3 предусмотрено многократное считывание кода приращения из одной ячейки памяти, если для нескольких последовательных приращений используется один и тот же код приращения. Число тактов опроса такой ячейки памяти определяется кодом числа тактов опроса, который с четвертого выхода запоминающего блока 3 подается Hà 5S первый вход цифрового элемента сравнения 9, на второй вход которого подается код текущего числа тактов

1153391

За этот промежуток времени содержимое второго счетчика 7 увеличилосв на четыре единицы (фиг. 2и) . Пятый, шестой и седьмой тактовые импульсы производят считывание 5 из первой ячейки памяти приращения О. Восьмой тактовый импульс производит считывание приращения 1 из второй ячейки памяти, девятый тактовый импульс — приращение 0 из треть- 10 ей ячейки памяти, десятый тактовый импульс — приращение -1 из четвертой ячейки памяти и т.п.

Окончание периода воспроизведения функции связано с появлением единич- 15 ного сигнала на третьем выходе запоминающего блока 3 (код признака окончания периода воспроизведения), который хранится в седьмой ячейке памяти и появляется после шестнадцатого так-K тового импульса (момент времени й1 на фиг. 2к). Наличие признака окончания периода воспроизведения функции не мешает произвести два считывания из седьмой ячейки памяти приращения 25

-1 (семнадцатый и восемнадцатый тактовые импульсы), после чего на первом выходе цифрового элемента сравнения 9 появляется сигнал сравнения (момент времени t< на фиг. 2r).. При наличии 30 признака окончания. периода воспроизведения и сигнала сравнения элемента 9 девятнадцатый тактовый импульс проходит через пятый элемент И 16 и запускает (момент времени t на фиг. 2а) второй формирователь 12, который (как и первый формирователь

11) является ждущим мультивибраторам, расширяющим входные импульсы. Второй формирователь 12 генерирует при этом 40 импульс, который в зависимости от

1значения сигнала Однократно/многократно" (О/И) на третьей входной шине 19 устройства может пройти через демультиплексор 10 на первый или 4 второй выходы демультиплексара 10.

При нулевом значении сигнала О/И выходной импульс второго формирователя .12 проходите через демультиплексор 10 на первый ега выход и на вторую выходную шину 20 устройства. Так реализуется режим однократного воспроизведения функции. При единичном значении сигнала О/М выходной импульс Второго фарм>равате. ля 12 проходит на второй выход демультиплексора 10 и далее через элемент ИЛИ 17 на входы синхранизации счетчиков 2, 7 и 8, производя установку исходного состояния устройства. Так реализуется режим многократного воспроизведения функции.

Первый формирователь 11 импульсов используется для предотвращения изменения состояния первого счетчика

2 в течение действия тактового импульса, когда на первом выходе цифровога элемента сравнения 9 установлен единичный сигнал сравнения. Такая ситуация возникает в течение действия тактового импульса с номерами: 4, 7 ... 11, 16. Второй формирователь 12 импульсов используется для блокирования действия импульса первого формирователя 11 во время установки исходного состояния устройства (промежуток времени на фиг. 2а, д).

Анализ принципа действия устройства показывает, что оно, сохраняя возможность воспроизведения любой сложной функции с высокой точностью), обладает меньшим объемом аппаратуры.

Сокращение объема памяти достигнуто за счет хранения приращений фуйкции, а не полноразрядного отсчета функции как в прототипе, Это сокращает число разрядов запоминающего блока 3, что упрощает его. Можно гокаэать, что для воспроизведения функции времени с относительной погрешностью

0,1Х необходимо хранить (в прототипе) десятиразрядные коды отсчетов функции. Для воспроизведения той же функции в данном устройстве достаточно хранить только двухразрядные коды приращений. Если учесть, что число ячеек памяти IIpH этом остается равным, то может быть достигнуто пятикратное уменьшение информационной емкости запоминающего блока 3.

Дальнейшее уменьшение информационной емкости достигается при помощи .многократного использования ячеек памяти.

Использование кода окончания периода воспроизведения функции, хотя и несколько увеличивает информационный объем запоминающего блока 3, но расширяет диапазон изменения периода воспроизведения функции. В прототипе период воспроизведения жестка задан модулем пересчета первого счетчика 2. Дополнительное расширение функциональных возможностей достигнуто за счет введения режима работы Однократно".

1153391

1158391

ВНИИПИ Заказ 2518/43 Тираж 872 Подписное

Филиал ППП "Патент", r . Ужгород, ул. Проектная, 4