Устройство для вычисления @

Устройство для вычисления @

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВ) ДЛЯ ВЫЧИСЛЕНИЯ logjZ, содержащее первый, второй и третий регистры сдвига и блок управления , состоящий из генератора импульсов , вычитающего счетчика, первого и второго R5-триггеров, первого , второго и третьего элементов И, отличающееся тем, что, с целью повьшения точности вычисления , в него введены первыр и второй сумматоры-вычитатели, блок сравнения, первый и второй,шифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, в блок управления введены дешифратор нуля, трехвходовый элемент И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый элементы задержки, причем информационный выход первого регистра сдвига соединен с первым информационным входом первого сумматоравычитателя , второй, информационный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала устройства, информационные выходы первого регистра сдвига соединены поразрядно с информацион1|ы4и входами элементов И группы, выходы которых подключены к первому информационному входу второго сумматора-вычитателя , выход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу первого cj-мматора-вычитателя, выход неравенства блока сравнения соединен с управляющими входами первого и второго сумматоров-вычитателей, через элемент НЕ - с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информационный выход третьего регистра сдвига подключен к информационным входам первого и второго шифраторов, выходы которых соединены с информа (Л ционным входом накапливающего сумматора , выход которого подключен к выходу устройства, информационный второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, информационный вход первого регистра сдвига подключен к входу аргумента устел ройства, причем в блоке управления Од выход генератора импульсов соединен о а с nepBbw входом трехвходового элемента И, выход которого подключен к -ч1 первым входам первого и второго элементов И группы,второй вход второго элемента И соединен с инверсным выходом первого RS-триггера, прямой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И и информационным входом вычитающего счетчика , прямой выход второго R5-триггера подключен к второму входу четнертого элемента И, выход которого через первый элемент задержки соединен с

7 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (I9)SU(ii) 1 1 5

Ф(51) С 06 F 7 556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 3654646/24-24 (22) 19. 10. 83 (46) 15.05.85, Бюл. У 18 (72) Н.С, Анишин и И.Н. Анишина (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

В 691862, кл. С 06 F 7/556, 1976.

2. Авторское свидетельство СССР

Ф 767755, кл. С 06 F 7/38, 1978 (прототип). (54)(57) УСТРОИСТРО ДЛЯ ВЫЧИСЛЕНИЯ

1о8 2, содержащее первый, второй и третий регистры сдвига и блок управления, состоящий из генератора импульсов, вычитающего счетчика, первого и второго RS - H ep, первого, второго и третьего элементов И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, в него введены первый и второй сумматоры-вычитатели, блок сравнения, первый и второй шифраторы, накапливающий сумматор, группа элементов И и элемент НЕ, в блок управления введены дешифратор нуля, трехвходовый-элемент И, четвертый элемент И, элемент НЕ, первый, второй, третий и четвертый элементы задержки, причем информационный выход первого регист- . ра сдвига соединен с первым информационным входом первого сумматоравычитателя,.второй информационный вход которого объединен с первым информационным входом второго регистра сдвига и.подключен к входу единичного потенциала устройства, информационные выходы первого регистра сдвига соединены поразрядно с информационными входами элементов И группы, выходы которых подключены к первому информационному входу второго сумматора-вычитателя, выход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу первого сумматора-вычитателя, выход неравенства блока сравнения соединен с управляющими входами первого и вто- . рого сумматоров-вычитателей, через элемент НŠ— с разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информационный выход третьего регистра сдвига подключен к информационным входам первого и второго шифраторов, O

Щ выходы которых соединены с информа- ционным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный С вьп;од второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, инфор- р(и мационньш вход первого регистра сдвига подключен к входу аргумента уст- р ройства, причем в блоке управления выход генератора импульсов соединен с первым входом трехвходового элемента И, выход которого подключен к

Cb первым входам первого и второго элементов И группы, второй вход второго элемента И соединен с инверсным вы- . ходом первого RS -триггера, прямой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и четвертого элементов И и информационным входом вычитающего счетчика, прямой выход второго R5 -триггера подключен к второму входу четвертого элемента И, выход которого через первый элемент задержки соединен с

1156067 как погрешность вычисления около одного процента.

Цель изобретения — повышение точности вычисления.

Поставленная цель достигается тем, что в устройство для вычисления

log Z содержащее первый, второй, третий регистры сдвига и блок управления, состоящий из генератора импульсов, вычитающего счетчика, пер10 вого и второго RS-триггеров, первого, второго и третьего элементов И, введены первый и второй сумматорывычитатели, блок сравнения, первый и второй шифраторы, накапливающий

15 сумматор, группа элементов И и элемент НЕ, при этом в блок управления введены дешифратор нуля, трехвходовой элемент,И, четвертый элемент И, элемент НЕ, первый, второй, третий

20 и четвертый элементы задержки, причем информационный выход первого .регистра сдвига соединен с первым информационным входом первого сумматора-вычитателя, второй информацион25 ный вход которого объединен с первым информационным входом второго регистра сдвига и подключен к входу единичного потенциала, устройства, информационные выходы первого регистра сдвига соединены поразрядно с информационными входами элементов И группы, Изобретение относится к вычислительной технике и предназначено для вычисления логарифма по основанию два от чисел, представленных параллельным двоичным. кодом,.и может быть использовано, например, в специальных технологических электронных расчетных машинах, предназначенных для оптимизации и выбора режимов ре,зания металлорежущих станков.

Известно устройство для вычисления логарифмических функций, содержащее генератор, делитель аргумента, счетчик аргумента, счетчик результата, степенной делитель, умножитель, регистр сдвига, группу элементов И, триггер и элемент ИЛИ 1).

Недостатки устройства - невысокая точность вычисления и недостаточно высокое быстродействие.

Наиболее. близким техническим решением к изобретению является устройство для логарифмирования двоичных чисел, содержащее блок управления с генератором тактовых импульсов, первый, второй и третий регистры, четыре счетчика, управляемый делитель, реверсивный счетчик, три эле— мента И, элемент 2И-2ИЛИ, ключ, три триггера и два одновибратора (23.

Данное устройство характеризуется невысокой точностью работы, так. входом второго элемента задержки, разрядные выходы вычитающего счетчика подключены к входам дешифратора нуля, выход которого соединен с входом третьего элемента задержки и через элемент НŠ— с вторым входом трехвходового элемента И, выход третьего элемента задержки подключен к входам сброса первого и второго

R9 -триггеров, выход первого элемента И соединен через четвертый элемент задержки с входом установки второго R5 -триггера, инверсный выход которого подключен к второму входу третьего элемента И, при этом выход четвертого элемента И блока управления соединен с входами сдвига вправо первого, второго и третьего регистров сдвига, выход первого элемента задержки блока управления подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управления соединен с входом синхронизации накапливающего сумматора, выход второго элемента И блока управления подключен к входу сдвига влево первого регистра сдвига и к входу вычитания накапливающего сумматора, выход третьего элемента И блока управления соединен с управляющими входами элементов И группы, выход старшего разряда первого регистра сдвига подключен к вхдду установки первого R5 --триггера блока управления, выход равенства блока сравнения соединен с третьим входом трехвходового элемента И блока управления.

1156067 4 рого и третьего регистров сдвига, выход первого элемента задержки блока управления подключен к входам синхронизации первого и второго сумматоров-вычитателей, выход второго элемента задержки блока управления соединен с входом синхронизации накапливающего сумматора, выход второго элемента

И блока управления подключен к входу сдвига влево первого регистра сдвига и к входу вычитания накапливающего сумматора, выход третьего элемента И блока управления соединен с управляющими входами элементов И группы, выход старшего разряда первого регистра сдвига подключен к входу установки первого Яб;триггера блока управления, выход равенства блока сравнения соединен с третьим входом трехвходового элемента И блока управления.

На фиг. 1 представлена блок-.схема устройства для вычисления log Е; на фиг. 2-5 — функциональные схемы первого и второго шифраторов, блока управления и блока сравнения соответственно.

Предложенное устройство содержит первый и второй сумматоры-вычитатерегистры 3, 4 и 5 сдвига, блок 6 управления, блок 7 сравнения, элемент

НЕ 8, накапливающий сумматор 9, первый и второй шифраторы 10 и 11 и группу 12 элементов И. Причем первый 13 выход блока 6 управления связан с входами сдвига вправо первого, второго и третьего регистров сдвига 3, 4 и 5. Второй 14 выход блока 6 управления соединен с входами синхронизации первого н второго сумматороввычитателей 1 и 2. Третий 15 выход блока 6 управления подключен к входу синхронизации накапливающего сумматора 9. Первый 16 и второй 17 входы блока 6 управления соединены соответственно с вторым 18 выходом блока 7 сравнения и с выходом 19 старшего разряда первого регистра 3 сдвига.

Первый выход 20 блока 7 сравнения связан с управляющими входами 21 режима работы первого и второго сумматоров-вычитателей 1 и 2, с входом элемента НЕ 8 и управляющим входом

22 второго шифратора f 1. Четвертый выход 23 блока 6 управления связан с входом 24 сдвига влево первого выходы которых подключены к первому информационному входу второго сумматора-.вычитателя, выход которого соединен с первым информационным входом блока сравнения, второй информационный вход которого подключен к выходу первого сумматора-вычитателя, выход неравенства блока сравнения соединен с управляющими входами первого и второго сумматоров-вычитателей,через 10 элемент НŠ— с. разрешающим входом первого шифратора и с разрешающим входом второго шифратора, информа ционный выход третьего регистра сдвига подключен к информационным входам 15 первого и второго шифраторов, выходы которых соединены с информацйонным входом накапливающего сумматора, выход которого подключен к выходу устройства, информационный выход второго регистра сдвига соединен с вторым информационным входом второго сумматора-вычитателя, информационный вход первого регистра сдвига подключен к входу аргумента устройства, причем в блоке управления выход генератора импульсов соединен с первым входрм трехвходового элемента И, выход которого подключен к первым входам первого и второго элементов И

30группы, второй вход второго элемен- ли 1 и 2, первыи, второи и третин та И соединен с инверсным выходом нервого А8 -триггера, прямой выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми входами третьего и чет- 5 вертого элементов И и информационным входом вычитающего счетчика, прямой выход второго AS -триггера подключен к второму входу четвертого элемента

И, выход которого через первый эле- 40 мент задержки соединен с входом второго элемента задержки, разрядные выходы вычитающего счетчика подключены к входам дешифратора нуля, выход которого соединен с входом третьего элемента задержки и, через элемент НŠ— с вторым входом трехвходового элемента И, выход третьего элемента задержки подключен к входам сброса первого и второго Rs-триг-з0 геров, выход первого элемента И соединен через четвертый элемент задержки с входом установки второго RS -триггера, инверсный выход которого подключен к второму входу третьего эле- $$ мента И, при этом выход четвертого элемента И блока управления соединен с входами сдвига вправо первого, вто1156067

Первый 10 (фиг. 2) и второй 11 (фиг. 3) шифраторы содержат по одному элементу И 38 и элементу ИЛИ 39 на каждый разряд, за исключением старших разрядов, соответствующих целыи частям логарифма. В первом и втором шифраторах 10 и 11 выход элемента схемы ИЛИ 39 каждого разряда связан с одним из входом элемента

И 38 этого же разряда. Другие входы этих элементов И 38 объединены между собой и связаны с управляющими входами 26 и 22 шифраторов соответственно. Далее выходы всех разрядов первого шифратора 10 кода, кроме целых, связаны с соседним через один, более старшим разрядом, а точнее с одним из входов трехвходовой элемента ИЛИ 39, его другие же два входы связаны с разрядным входом шифратора

10 и с выходом более младшего через два разряда этого же шифратора соответственно. Во втором шифраторе 11 входы каждого разряда, кроме целых, связаны.не только с входом элемента

ИЛИ 39 данного разряда, но и сосед+1 при X „-Y 0 стоп, если

X3 „ = 7) 43 q. „=sign(X.,-Y. )=

Х,= Х,.,-Ч,.„У

Y -1++q 1 х

J j-" )-1

5О

2 где ) = 1 2, (h-1) — номер итерации;

n — число разу (иредельное);

S5 рядов аргумента х и

Xe=xi регистра 3 сдвига п вход<эм 25 вычи— тателя единицы накапливающего сумматора 9.

Выход элемента 11Е 8 соединен r. управляющим входом 26 первого шифратора 10. Выходы обоих шифраторов объединены логически (монтажное ИЛИ) поразрядно и поданы на вход накапливающего сумматора 9, работающего в дополнительном коде. Синхронизация его работы осуществляется благодаря связи третьего выхода 15 блока 6 управления с входом 27 синхронизации накапливающего сумматора 9.

Входом аргумента устройства является вход 28 первого регистра 3 сдвига, куда заносится целое двоичное число,Z.

Кроме того, информационные входы

29 и 30 блока 7 сравнения связаны с выходами второго 2 и первого 1 сумматоров-вычитателей соответственно. Выходы 31 и 32 первого и второго регистров 3 и 4 сдвига связаны с информационными входами 33 н 34 одноименных сумматоров-вычитателей 1 и .2. Дополнительно выход 35 первого регистра 3 сдвига соединен с входом

36 занесения второго 2 сумматора-вычитателя через группу 12 элементов И, вход управления которой связан с пятым выходом 37 блока 6 управления.

I него, более младшего разряда. Разрядные выходы целой части логарифма второго шифратора 11 соединены с "земляной" шиной, имеющей нулевой потенциS ал.

Блок 6 управления (фиг. 4) содержит генератор 40 импульсов, трехвходовой элемент И 41, первый, второй, третий и четвертый элементы И

38, элемент HE 8, первый и второй R9 -триггеры 42, вычитающий счетчик 43 с дешифратором 44 нуля, первый, второй, третий и четвертый элементы 45 задержки.

15 Блок 7 сравнения (фиг. 5) содержит на каждый разряд первый и второй трехвходовой элемент И 46 с двумя запрещающими входами, трехвходовой эле мент ИЛИ 47, выход которого поступа20 ет на вход элемента ИЛИ 47, но соседнего более мпадшего разряда, а входысвязаны с выходами обоих элементов

И 46. Первый и второй выходы 20 и

18 блока 7 сравнения соединены между

И собой монтажным ИЛИ.

Число разрядов регистров сдвига должно быть больше восьми и равно предельной разрядности и входного числа, разрядность сумматоров5р вычитателей — n +1. Число разрядов накапливающего сумматора 9 должно быть равно или больше n+(log nj;„ включая log nj;„g разрядов для целой части результата, Величина задержки элементов 45 задержки больше длительности импульса, но меньше полупериода следования импульсов от генератора 40 импульсов.

К работе устройства для вычисления log Z имеют отношение следующие итерационные алгоритм и математические соотношения:! 156067 где n — разрядность устройства;

К вЂ” наибольшее целое число, такое, как 2" 2 Z

Z = 2 -2.

Заметим, что v= 7./2, т.е. нормиg к рованная мантисса числа Z(Z=v 2 ) 15 лежит в диапазоне 0,5

И, наконец, log,7. 3(v-!)/(v+1) при 0,54ч<1.

Если в итерационном алгоритме поь ложить х равным Z а у=2 -I,то мож- 20 но будет вычислять величину

I и я. 1о8 (Z/2 ), входящую увеличенной в 3 раза, в качестве третьего слагаемого величины log, 2. 25

Работает устройство для вычисления двоичного логарифма следующим образом.

В исходном состоянии, перед началом очередного вычисления log, Z, во второй регистр 4 сдвига и в первы»» сумматор-вычитатель 1 заносится число, состоящее иэ единиц во всех разрядах. В третий регистр 5 сдвига, выполняющий роль программатора, заносится единица в самый старший разряд. Кроме того, в целую часть накапливающего сумматора 9 и в вычитающий счетчик 43 блока 6 управления должна быть занесена константа и (число разрядов), например девять. Первый и второй триггеры 42 блока 6 управления должны быть сброшены в "0".

1О

Число-Z поступает через вход 28 на первый регистр 3 сдвига. Под управлением блока 6, когда генератор 40 импульсов посыпает тактовые импульсы сдвига через трехвходовый элемент И 41 и второй элемент И 38, через выход 3 на вход сдвига 24 влево, производится сдвиг содержимого регистра 3 сдвига влево до тех пор, пока в старшем разряде (выходе 19) не появится единица, которая посту4 ° пает через вход 17 на вход 5 первого счетчика 42 и устанавливает его в "1".

Сигнал с инверсного выхода триггера

После выполнения итераций получается число q q q ..., q (r- и-1)

Ъ г. в минус-двоичной системе, раввое и (х-у) / (х+у) . При у=2 — 1 (н; 8) оно прях х S мерно Равно (— 2„1) /(— „+1) .

log Z = n — К + log (7./2"), 42 закрывает второй -элемент И 38, прекращая поступление )»млульсор сдвига на вход 24 первого регистра 3 сдвига. При каждом сдвиге влево иа один разряд содержимого первого регистра 3 с выхода 23 посылается сигнал еще ». о вычитании "1" из содержимого накапливающего сумматора 9 по входу 25. Это вычитание выполняется столько раз, сколько нулей было в старшей части первого регистра 3.

После всех сдвигов содержимое накапливанчцего сумматора 9 будет равно (» -к) .

Сигналом к началу основных вычислений, т.е. вычисления логарифма нормализованной мантиссы числа Z, служит переброс первого триггера 42 в состояние 1 после появления единицы в старшем разряде регистра 3 сдвига. После этого первый же импульс, . поступивший от генератора 40 импульсов через открытые первый и третий элементы И 38, поступит на выход 37, а оттуда — на вход управления групп

12 элементов И и занесет содержимое первого регистра 3 сдвига во второй сумматор-вычитатель 2 через группу !

2 элементов И. Этот же импульс в блоке 6 управления, пройдя через четвертый элемент задержки 45, поступит на вход б второго триггера 42, устанавливая его до конца вычислений в состояние !". Тем самым закрывается третий и открь»вается четвертый элементы И 38 схемы.

Теперь второй и последующие тактовые импульсы, поступающ»»е от генератора 40 импульсов, направляются на первый» 13, а через цепочку, составленную из первого и второго элементов 45 задержки — на второй 14 и третий 15 выходы блока 6 управления.

Они и создают в каждом такте последовательные во врел»ени действия: выход 13 — сдвиг содержимых всех трех регистров сдвига вправо на один. разряд; выход 14 — суммирование или вычитание содержимого сумматоров-вычитателей и сод .ржимых одноименных регистров сдвига.

В зависимости от знака разности новых содержимых обоих сумматороввычитателей 1 и 2, поступающих на входы 30 и 29 блока 7 сравнения, на его первом выходе 20 появится сигнал

"I" или "0", которьа» переключит один сумматор-вычитатель в режим сложения, 1156067

10 а другой - в режим вычитания, и наоборот для следующей итерации; выход 15 производит подсуммирование к содержимому накапливающего сумматора 9 константы +3.2 с приходом синхросигнала на вход 27. Для этого используются первый 10 и второй 11 шифраторы, управляемые сигналом с первого выхода 20 (q,-Ä) блока 7 сравнения, поступающим через элемент

НЕ 8 для первого 10 и напрямую для второго 11 шифраторов.

Процесс сравнения в блоке 7 сравнения.

Сравнение начинается со старшего разряда и проводится в каждом разряде с помощью элемента И 46 и элементов ИЛИ 47, Причем, если. в каком-то разряде первое число больше второго,, то сравнение в остальных, более младших разрядах, не производится, а сигнал об этом передается на первый выход 20, а если равны, то сигнал в виде напряжения низкого уровня подается через второй выход 18 на вход

16 блока 6 управления. Этот сигнал, запирая элемент И 4 1, прекращает работу генератора 40 импульсов досрочно.

В общем случае количество итераций определяется вычитающим счетчиком 43 и дешифратором, 44 нуля, на выходе которого после (в-1)-ной итерации возникает сигнал о конце вычислений, который через элемент

НЕ 8 отключает с помощью элемента

И 41 генератор 40 импульсов, а с участием третьего элемента 45 задержки сбрасывает триггеры 42 в исходное, нулевое состояние.

Формирование констант в каждом такте происходит под управлением содержимого третьего регистра 5 сдвига, Там содержится число с одной единицей, при сдвиге задающей позицию единиц в константах. Первый шифратор 10 формирует константу -3 2 с помощью двухвходовых элементов

5 И 38 и трехвходовых элементов ИЛИ 39.

Второй шифратор 11 с помощью двухвходовых элементов И 38 и элементов

ИЛИ 39 формирует константу +3.2> .

Появление единицы в каком-то одном

1О разряде, задаваемом третьим регистром 5 сдвига, вызывает автоматическое повторение единиц на выходах всех более старших разрядов, кроме соседнего, для первого шифратора 10. Это

1S вызвано необходимостью представления отрицательных констант -3 2 1 в дополнительном коде.

Для второго шифратора 11 появление единицы в каком-то одном разряур де на входе от третьего регистра 5 сдвига, приводит эа счет связей входов элементов ИЛИ 39 к появлению з двух подряд стоящих разрядах высокого уровня напряжения на выходе фз второго шифратора 11. Разрядные выходы, соответствукицие целой части констант, формируются равными либо нулю, либо единице в зависимости от знака константы, реализуемой шифратором..

После выполнения (n-1) итераций, (иногда и раньше), начальное содержимое накапливающего сумматора 9, равное п-к, изменится, т.к. уменьшится на 3 (v-1)/(v+1) и станет равным

log Z.

Применение изобретения обеспечивает возможность более точного вычисления двоичного логарифма, причем абсолютные и относительные погрешности снижаются в 3,8-5 0 раза по сравнению с прототипом, и составляют величины 0,015 и 0,19Х соответственно.

1156067

1156067

° °

Физ.5

ВНИИПИ Заказ 3147/46 Тираж 710 Подписное

Филиал ППП "Патент", r.Ужгород, ул.Проектная 4

KTllaR â