Устройство для управления с контролем

Устройство для управления с контролем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок синхронизации , блок задания режимов, таймер , блок памяти, первый регистр, счетчик циклов, коммутатор, блок сравнения, первую и вторую группы элементов И, первый, второй, третий и четвертый элементы ИЛИ, причем выход первого элемента ИЛИ соединен с входом сброса первого регистра, выходы которого соединены с первыми входами элементов И первой группы, первая группа выходов блока памяти соединена с группой информационных входов таймера, выход которого соединен с управляющим входом коммутатора , выходы коммутатора являются выходами устройства, выход второго элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и прямыми входами элементов И второй группы, вбкод сброса блока задания режимов соединен с входом запуска блока синхронизации , от.личающееся тем, что, с целью увеличения глубины контроля, в устройство введены второй регистр, первый и второй триггеры пуска, первый и второй триггеры ответа, триггер контроля, триггер конца программы, триггер конца цикла , третья и четвертая группы элементов И, пятнадцать элементов И, пять элементов ИЛИ, первый и второй блоки задания интервалов, каждый из которых содержит счетчик интервалов, первый и второй триггеры управления, пять элементов И, первьй и второй элементы ИЛИ, причем выход четвертого элемента ИЛИ соединен с входом сброса второго регистра, выходы ко (Л торого соединены с вторыми входами элементов И группы, выходы элементов И первой группы соединены с соответствующими адресными входами блока памяти, вторая группа выходов которого соединена с группой информационных входов коммутатора, выход блока памяти соединен с первым входом перел вого элемента И, выход которого соеОд динен J- и К-входами триггера коно ца цикла, первый выход блока сннхро .шзации соединен с первыми входами 4 второго и третьего элементов И, с входами триггера контроля и триггера конца цикла, выход которого соединен с вторым входом второго элемента И, выход таймера соединен с вторым входом первого элемента И и третьим входом второго элемента И, выход которого соединен со счетным входом счетчика циклов и аервым входом пятого элемента ИШi, выходы четвертого и пятого элементов И соединены соответственно с первым входом шестого элемента ИЛИ и J-входом псроого тригге

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Фсю G06 F 22 606 F

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3659950/24-24 (22) 05. 11. 83 (46.) 15..05. 85. Бюл. М- 18 (72) Н.Ф.Сидоренко, С.П.Кирсанон, Г.Н.Тимонькин, А.П.Антоненко, В.С.Харченко, А.Е.Горбель и С.Н.Ткаченко (53) 681, 3(088. 8) (56) Авторское свидетельство СССР

9 532860, кл. G 06 F 9/00, 1976.

Авторское свидетельство СССР

М 758154, кл. С 06 F 11/00, 1980.

Авторское свидетельство СССР

У 516039, кл. С 06 F 11/04, 1976.

Авторское свидетельство СССР

Ф 56 1965, кл. С 06 F 11/00, 1977. (54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

С КОНТРОЛЕМ, содержащее блок синхронизации, блок задания режимов, тай— мер, блок памяти, первый регистр, счетчик циклов, коммутатор, блок сравнения, первую и вторую группы элементов И, первый, второй, третий и четвертый элементы ИЛИ, причем выход первого элемента ИЛИ соединен с входом сброса первого регистра, выходы которого соединены с первыми входами элементон И первой группы, первая группа выходов блока памяти соединена с группой информационных входов таймера, выход которого соединен с управляющим входом коммутатора, выходы коммутатора являются выходами устройства, выход второго элемента ИЛИ соединен с перным входом третьего элемента ИЛИ и прямыми входами элементов И второй группы, вйход сброса блока задания режимов соединен с входом запуска блока синхрониэации, о т,л и ч а ю щ е е с я

„„SU„„1156074 А тем, что, с целью увеличения глубины контроля, в устройстно введены второй регистр, первый и второй триггеры пуска, первый и второй триггеры отнета, триггер контроля, триггер конца программы, триггер конца цикла, третья и четвертая группы элементов И, пятнадцать элементов И, пять элементов ИЛИ, первый и второй блоки задания интервалов, каждый из. которых содержит счетчик интервалов, первый и второй триггеры управления, пять элементов И, первый и второй элементы ИЛИ, причем выход четвертого элемента ИЛИ соединен с входом О сброса второго регистра, выходы кое торого соединены с нторыми входами элементов И группы, выходы элементов И первой группы соединены с соответствующими адресными входами блока памяти, нторая группа выходов которого соединена с группой информационных входов коммутатора, выход блока памяти соединен с первым нходом первого элемента И, выход которого соединен 3 — и К-входами триггера конца цикла, первый выход блока синхронизации .соединен с первыми входами второго и третьего элементов И, с входами триггера контроля и триггера конца цикла, выход которого соединен с вторым входом второго элемента И,. выход таймера соединен с вторым входом первого элемента П и третьим входом нторого элемента И, выход которого соединен со счетным входом счетчика циклов и первым входом пято" го элемента ИЛИ, выходы четвертого и пятого элементов И соединены соответственно с первым входом шестого элемента ИЛИ и 3 -нходсм первого тригге1156074 ра пуска, выход первого триггера пуска соединен с первыми входами седьмого элемента ИЛИ и шестого элемента И, выход которого соединен с вторым входом шестого элемента ИЛИ, единичный выход первого триггера ответа соединен с первым входом седьмого элемента И и Э-входом второго триггера ответа, выход которого соединен с вторым входом седьмого элемента И, выходы шестого и седьмого элементов ИЛИ соединены соответственно с råðâûì входом восьмого элемента И и 3-входом второго триггера пуска, нулевой выход которого соединен с первыми К— входами первого и второго триггеров управления и первым входом первого элемента ИЛИ каждого иэ блоков задания интервалов, прямым входом девятого элемента И, вторым входом восьмого элемента И, входом сброса таймера, R -входом триггера конца цикла и вторым входом .пятого элемента ИЛИ, выход пятого элемента ИЛИ соединен с первым входом первого и четвертого элементов ИЛИ, выход восьмого элемента И соединен с С-входом второго триггера пуска, единичный выход которого соединен с первьщи входами десятого и одиннадцатого элементов И, группа информационных выходов блока задания режимов соединена с первыми входами элементов И третьей группы, выходы которых соединены с инверсными входами элементов второй группы и группой информационных входов счетчика циклов, выходы элементов И второй группы соединены с группой входов сброса счетчика циклов, выходы переполнения которого соединены с вторым входом третьего элемента И и инверсным входом третьего элемента И, / выход которого соединен с первым входом блока индикации, третья группа выходов блока памяти соединена с пер. вымя входами элементов И четвертой группы, выходы которых соединены с группой информационных входов интервалов каждого из блоков задания интервалов, выход третьего элемента И соединен с первым входом двенадцатого элемента И и с входом триггера конца программы, выход которого соединен с вторым входом двенадцатого элемента И, выход которого соединен с первым входом восьмого элемента ИЛ4,выход переполнения счетчика циклов соединен с -вторым входом блока индикации, выход сброса блока задания режимов соединен с вторым входом восьмого элемента ИЛИ и первым входом второго элемента ИЛИ, выход останова блока задания режимов соединен с третьим входом восьмого элемента ИЛИ, выход которого соединен с К -входами первого и второго триггеров пуска, выход приведения в исходное состояние блока задания режимов соединен с четвертым входом восьмого элемента ИЛИ и вторым sxoдом второго элемента ИЛИ, выход которого соединен с вторыми входами элементов И третьей группы и с Rвходом триггера контроля, выход пуска блока задания режимов соединен с вторым входом седьмого элемента ИЛИ, первыми входами четвертого и пятого элементов И, выход установки режима блока задания режимов соединен с третьим, входом двенадцатогозлемента И и вторым входом третьего элемента ИЛИ, выход которого соединен с R -входом триггера конца программы, первый выход блокировки блока задания режимов соединен с вторым входом первого элемента ИЛИ, вторыми

Й-входами первого и второго триггеров управления и вторым входом первого элемента ИЛИ первого блока задания интервалов, выход первого элемента И которого соединен с первым входом тринадцатого элемента И и с первым входом первой группы входов блока сравнения, выход тринадцатого элемента И соединен с вторыми входами элементов И четвертой группы, второй выход блокировки блока задания режимов соединен с вторым входом четвертого элемента ИЛИ и R -входами первого и второго триггеров управления второго блока задания интервалов, выход первого элемента И которого соединен с вторым входом тринадцатого элемента И и первым входом второй группы входов блока сравнения, выход синхронного режима пуска блока задания режимов соединен с вторыми входами четвертого и пятого элементов И, выход тринадцатого, четырнадцатого и пятнадцатого элементов И и девятого элемента ИЛИ соединены соответственно с входами стробирования, пуска, тактовым и сброса таймера, второй выход блока синхронизации соединен с первыми входами первого и второго элементов И и с входами второго триггера управления первого блока задания интерва11 лов, выход первого элемента ИЛИ которого соединен с входом сброса счетчика первого блока задания интервалов, первым входом девятого элемента ИЛИ и вторым входом первой группы входов блока сравнения, третий выход блока синхронизации .соеди- нен с С-входом первого триггера пуска, третьим входои четвертого элемента .И и вторым входои одинадцатого элемента И, выход которого соединен с первым входом пятнадцатого элемента И и с первыми входаии третьего и четвертого элементов И первого блока задания интервалов, четвертый выход блока синхронизации соединен с первыми входаии первого и второго элементов И.и с входами второго триггера управления второго блока задания интервалов, выход первого элемента ИЛИ которого соединен с входом сброса счетчика интервалов второго блока задания интервалов, вторым входом девятого элеиента ИЛИ к вторыи входои второй группы входов блоха сравнения, пятый выход блока синхронизации соединен с пятыи входом четвертого элемента И и вторым входом десятого элемента И, выход которого соединен с вторыи входом пятнадцатого элемента И и нервюм входами третьего и четвертого элементов И второго блока зада" ния интервалов, шестой выход блока синхронизации соединен с вторым входои шестого элемента И, седьмой выход-блока синхронизации соединен с

3-входом триггера конца программы и

3 -входом первого триггера управления первого и второго блоков задания интервалов, выходы вторых элементов ИЛИ которых соединены соответственно с первыми к вторыми входами четырнадцатого элемента И, выход второго элеиеита ИЛИ первого блока задания интервалов соединен с 3- и инверсными

k-sõoäàtst второго триггера управления этого блока, группой синхровходов первого регистра и третьим входом первой группы входов блока сравнения, выход несравнения которого соединен с 3 -входом триггера контроля,восьмой выход блока синхронизации соединен с С-входами первого и второго триггеров ответа, выход второго элемента ИЛИ второго блока задания интервалов соединен с 3 - и инверсныии K-входаии второго триггера управления второго блока задания интервалов, синхровходои второго ре56074 гистра и третьим входом второй группы входов блока сравнения, информационные выходы первого и второго регистров соединены с информационными вжодаии соответственно первой и второй групп блока сравнения, вход реакции объекта управления устройства соединен с информационным входом блока сравнения, информационный выход которого соединен с третьим входом седьмого элемента И, R -входом второго триггера ответа, 3 — - и К— входами первого триггера ответа, нулевой выход которого соединен с Rвходом второго триггера ответа, выход седьмого элемента И соединен с первым выходом второго элемента ИЛИ каждого из блоков задания интервалов, К-входы первого и второго триггеров пуска, триггера конца програима, ttepsoro триггера ответа, триггера контроля и nepaot.o триггера управления каждого из блоков задания интервалов соединены с шиной нулево" го потенциала, выход триггера контроля соединен с третьии входом блока индикации и пятым входом восьмого ния интервалов выход счетчика интервалов каждого из блокон задания интервалов соединен с дом пято го элене нта

ВтОрим Вхо

И соответствующего блока задания илтерналов, выэлемента ИПИ, выход второго триггера управления каждого из блоков задания интервалов соединен с вторыии входами первого и второго элементов И соответствующего блока задания интервалов, выход второго элемента И каждого иэ блоков задания интервалов соединен с третьим входом первого элемента ИЛИ соответствующего блока задания интервалов, выход третьего элемента И каждого иэ блоков задания интервалов соединены с C-входом перaoro триггера управления и вторым входом второго элемента ИПИ соответствующего блока задания интервалов, единичный и нулевой выходы первого триггера управления каждого из бло" ков задания интервалов соединены с вторыми входами соответственно четвертого и третьего элементов И соответствующих блоков задания интервалов, выход четвертого элемента каждого.из блоков задания интервалов соединен с синхровходом счетчика интервалов и первым входом пятого элемента И соответствующего блока зада1156074 .ход пятого элемента И каждого из третьим входомвторого элемента ИЛИ соблоков заданияинтервалов соединен с ответствующего блока задания интервалов.

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении программируемых формирователей управляющих и тестовых воздей- 1 ствий для автоматизированных систем контроля и управления технологическими процессами.

Цель изобретения — увеличение глубины контроля на вход устройства 10 для обеспечения асинхронной выдачи тестовых и управляющих воздей9гвий.

Введение триггеров конца цикла и конца программы соответствующих им элементов И, ИЛИ и обусловленных !5 ими связей дает возможность управлять формированием сигналов окончания цикла и программы выдачи тестовых и управляющих вбздействий.

Введение третьего блока элемен- ур тов И и обусловленных им связей обеспечивает управление записью информации в счетчик циклов.

Введение четвертого блока элементов И и обусловленных ими связей 2S позволяет передачу кода длительности интервалов .из блока памяти в блоки задания интервалов.

На фиг.1 представлена функциональная схема устройства для управле-ЗО ния с контролем; на фиг.2 — то же, блока синхронизации; на фиг.3 — - то же, пульта управления и индикации; на фиг.4 — функциональная схема тай.мера; на фиг.5 -, то же, блока сравне35 ния; на фиг,б — временная диаграмма работы блока синхронизации и блока задания интервалов.

Устройство для управления с контролем содержит блок 1 синхронизации, 40 блок 2 задания режимов, таймер 3, первый, 4 и второй 5 блоки задания интервалов, блок 6 памяти, счетчик 7 циклов, счетчик 8 интервалов блока 4, первый 9 и второй 10 регистры, коммутатор 11, блок 12 сравнения, первый 13 триггер пуска, первый 14 и второй 15 триггеры ответа, второй 16 триггер пуска, триггер

17 контроля, триггер 18 конца программы, триггер 19 конца цикла, первый 20 и второй 21 триггеры управления блока 4, первый 22, второй 23 и третий 24 блоки элементов И, четвертый 25, пятый 26, шестой 27, восьмой

28 ° десятый 29, пятнадцатый 30, одиннадцатый 31, десятый 32, седьмой 33, тринадцатый 34, четырнадцатый 35,третий 36, двенадцатый 37, первый 38, второй 39 элементы И устройства, третий 40, четвертый 41, первый 42, второй 43 и пятый 44 элементы И блока 4, первый 45, четвертый 46, второй 47, третий 48, шестой 49, седьмой 50, восьмой 51 элементы HJlH устройства, четвертый блок элементов И 52, девятый 53, пятый 54 элементы ИЛИ, первый 55 и второй 56 элементы ИЛИ блока 4, На фиг.1-2 использованы также следующие обозначения:. вход 57 устройства, группа выходов .58 устройства., первый — седьмой выходы 59.159.8 соответственно блока 1 синхронизации, первый — восьмой выходы.

60.1-60.8 блока 2, группь| выходов

61.1-61.п кода числа циклов блока

2, второй 62, пятый 63 и третий 64 входы таймера 3, выход 65 таймера

3, выходы 66 элемента И 43, выходы

67 и 68 элементов Kl_#_ 55 и 56 первого 4 блока задания интервалов соответственно, выходы 69-71 второго

5 блока задания интервалов, выходы

72.1-72.п четвертого блока элементов И 52, первая группа выходов 73.1

73.m блока 6 памяти, вторая группа выходов 74.1-74.п кода блока 6 памяти, выход 75 конца цикла блока 6 памяти, выход 76 элемента ИЛИ 47, выход 77 счетчика 7 циклов, выходы

78.1-78.9 первого 9 регистра, выходы

79.1-79.5 второго 10 регистра, инверсный выход 80 второго 16 триггера пуска, выход 81 триггера 17 контроля, выходы 82-87 десятого 29р одиннадцатого 31 и пятнадцатого 30; девя1156074

3 того 32, седьмого 33 и двенадцатого

37 элементов И соответственно, пер" вый 88 и второй 89 ныходы блока !2 ,сравнения.

Блок синхронизации (фиг.2) со- S держит первый 90 и второй 91 распределители импульсов, генератор 92 импульсов, генератор 93 единицы, первый элемент И 94 и второй элемент И

95. 10

Блок задания режимов (фиг,3) содержит генератор 96. единицы, первый

97 и второй 98 и третий 99 элементы индикации, первый 100.1 - третий .

100.3 резисторы ограничения тока, 1S первый 101 - восьмой 108 выключатели для задания управляющих воздействий, группа выключателей 109. 1Ю9. f для задания кода числа циклов, Таймер 3 (фиг.4) содержит триг- 26 гер 110, баок элементов И 111 ° пер" вый 112 и второй 113 элементы И, элемент ИЛИ 114, и счетчик 115.

Блок 12 сравнения (фиг.5) содержит первый 116 и нторой 117 коммута- ЙЗ торы, схему 118 сравнении, блок элементов И 119 и элемент ИЛИ 120.

Обозначения на временной диаграмме (фиг.6) соответстнуют но ерам выходов или номерам элементов, кото- Зф рые введены на функциональной схеме устройства фиг.1.

Назначение основных элементов устройства для управления и контроля.

Блок 1 синхронизации предназначен для формирования последовательностей тактовых импулъсов, которые обеспечивают синхронизацию .работы всех элементов устройства. Генератор 92 тактовых импульсов формирует исходные последовательности импульсов (фиг.2).

Он включается н работу непосредственно после нодачн питания. Импульсы с второго выхода генератора 92 поступене на два параллельно работаницих распределителя импульсон 90 н 91.

Каждый из распределителей 90 и 91 формирует три последовательности тактовых импульсов и соответствии с временной диаграммой фиг.6. Тактовые . импульсы, формируемые на первом выходе генератора 92 импульсов, поступают на выход 59. 1 блока 1 синхронизации. Тактовые импульсы, формируем1е нв первых и вторых одноименных выходах делителей 90 н 91, поступают раздельно на выходы 59,2, 59,4, 59,3 н

59,5 блока 1 синхронизации.

4 Ъа выходы 59 6 и 59.,8 блока 1 синхронизации поступают тактовые импульсы с выходов элементов И 95 и 94.

Это обеспечивает формирование тактовых импульсов только при наличии одноименных тестовых импульсов одновре- менно соответственно на первых и четвертых выходах распределителей

90 и 91.

Генератор 93 единицы формирует постоянный единичный сигнал, который поступает на выход 59 7 блока синхронизации.

Блок 2 задания режимов (фиг.3) предназначен для формирования управляющих воздействий иа схему устройства, для задания кода числа циклов формирования упрввлякщих воздействий и индикации состояния устройства.

Элементы индикации 97-100 индицируют в исходное аостояние устройство, сбой в работе устройства, конец выполнения прогреты формирования управляющих и тестовых воздействий соответственно. Кнопочные выключатели 101-104 формируют сигналы сброса, оствнонв, приведения н исходное состояние и пуска схемы устройства соответственно.

Включение кнопочного выключателя 105 формирует сигнал, переводящий устройство ss автоматического режима в ручной. Кнопочные выключатели 106 s 107 формируют сигналы блокировки работы первого 4 и второго 5 блоков задания интервалов н первого 9 и второго 10регистров при контроле функционирования устройства. Кнопочный. выключатель

108 предназначен для формирования сигнале, задающего синхронный режим пуска устройства по тактовому им" пульсу с выхода 59.6 блока синхронизации. Кнопочные выключатели 109. 1109. 8 позволяют задавать двоичный. код числа циклов формирования управляющих и тестовых воздействий.

Таймер 3 .(фиг. 4) обеспечивает формирование управляющего сигнала на коммутатор 11, разрешающего нццачу заданного управляющего или тестового воздействия строго определенной длительности на одном или нескольких выходах группы выходов 58 устройства.

Принцип действия и назначение элементов таймера 3 состоит в следующем.

В счетчик 115 через блок элементов И 1!1 записывается код длительности управляницих сигналов, который

5 поступает на входы блока 3 с выходов

73.1-73.rn блока 6 памяти. Разрешение: на запись дает сигнал с выхода элемента И 34, поступающий на вход 62 блока 3. Пока счетчик 115 находится в нулевом состоянии, на его инверсном выходе присутствует единичный сигнал, который открывает элемент И

113, и тактовые импульсы с выхода 84 элемента И 30 проходят через элемен- 1О ты И 113 и ИЛИ 114 на нулевой вход триггера 110 и устанавливают его в исходное состояние. После записи в счетчик 115 кода длительности управляющих сигналов на его выходе пропа- 1$ дает единичный сигнал и на Рулевой вход триггера 110 перестают поступать импульсы сброса. Блок 3 переходит в режим ожидания запуска. Включение блока 3 осуществляется импульсом, 2О поступающим на вход 64 блока 3 с выхода элемента И 35. По заднему фронту этого импульса, который поступает на объединенные входы 3 и С триггера 110, последний устанавливается в единичное состояние и на выходе 65 блока 3 появляется единичный сигнал, разрешающий выдачу через коммутатор 11 управляющих или тестовых сигналов на выход 58 устройства.

Одновременно триггер 110 нулевым сигналом со своего инверсного выхода открывает элемент И 112, через который на вход С счетчика 115 начинают поступать тактовые импульсы с выхода 84 элемента И 30.

Поступающие тактовые импульсы вычитаются из числа, записанного в счетчике 115, и когда последний вернется в исходное состояние, на его выходе 40 вновь появится единичный сигнал, который откроет элемент И 113 и очередной тактовый импульс с выхода 84 элемента И 30 установит триггер 110 в исходное состояние. 4$

Триггер 1 10 с нимает единичный сигнал с выхода 65 блока 3 и единичным сигналом на своем инверсном выходе закрывает элемент И 112, прекратив тем самым поступление импульсов на вход С счетчика 115. Таким образом, на выходе 65 блока 3 будет сформирован сигнал, управляющий выдачей информации на выход устройства, длительность которого .строго определяется кодом длительности,: поступившем с выходов 73.1-73.rn блока 6 памяти. Установка счетчика 115 в исход74 ное состояние осуществляется сигналом сброса, поступающим на вход 63 блока 3 с выхода элемента ИЛИ 53.

Триггер 110 первоначально.устанавливается в исходное состояние сигналом сброса, снимаемым с инверсного выхода 80 второго триггера 16 пуска.

Функциональная схема устройства для управления и контроля содержит два идентичных блока 4 и 5 задания интервалов. Рассмотрим назначение элементов каждого блока.

Счетчик 8 предназначен для отсчета временного интервала, соответствую щего коду длительности интервала,считываемому с третьей группы выходов блока 6 памяти. Он представляет собой вычитающий счетчик, имеющий и входов (5Ä -5„) параллельной записи кода, счетный вход С и вход и сброса. На выходе счетчика появляется единичный сигнал только при установке его в исходное состояние. Запись. кода в счетчик осуществляется с выходов блока элементов И 52, которые открываются разрешающим сигналом с выхода элемента И 34. Установка счетчика 8 в исходное состояние осуществляется сиг— налом с выхода элемента ИЛИ 55,который формируется в трех случаях при поступлении сигнала сброса с выхода

80 триггера 16 пуска, когда он находится в исходном состоянии, при поступлении сигнала блокировки с выхода

60.6 пульта 2 управления к индикации, который используется для проверки устройства, при поступлении сигнала с выхода элемента И 44, который формируется при окончании формируемого интервала.

Первый триггер 20 управления разрешает поступление тактовых импульсов с выхода 83 элемента И 31,на счетный выход счетчика 8. На его вход 3 подается сигнал логической единицы с выхода 59,7 блока 1 синхронизации, а вход К подключен к нулевому полюсу источника питания. Когда триггер 20 находится в исходном состоянии, элемент И 40 открыт единичным сигналом с инверсного выхода триггера 20. Через элемент И 40 проходит первый тактовый импульс с выхода 83 элемента И 41 и по его заднему фронту триггер 20 переключателя в единичное состояние °

Нулевым сигналом с инверсного выхода он запрещает прохождение пос1156

7 ледующих тактовых импульсов через элемент И 40, а единичным сигналом с прямого выхода открывает элемент И 41 через который второй и последующие тактовые импульсы с выхода элемен5 та И 41 поступают на счетный вход счетчика 8, а также на вход элемента И 42. Триггер 20 устанавливается в исходное состояние либо сигналом сброса с выхода 80 триггера 16 пуска, либо сигналом блокировки, подаваемым с выхода 60.6 пульта 2 управления и индикации. Входы Р триггера

20 объединены по ИЛИ, т.е. могут независимо переводить триггер в исходное состояние.

Второй триггер 21 управления предназначен для формирования импульсов сброса в исходное состояние счетчиков 8 и 115, а также импульсов, управляющих записью кодов в счетчики

8 и 115. На 3- и К-входы триггера 21 подается,сигнал с выхода элемен-. та ИЛИ 56. Вход К является инверсным .

Если на выходе элемента ИЛР 56 появляется единичный сигнал, то триггер

21 переключается в единицу по заднему фронту очередного тактового импульса с выхода 59.2 блока 1 синхронизации. Единичным сигналом триггер

21 открывает элементы И 43, 44. В результате этого на выходе элемента И 44 появляется импульс, соответствующий паузе между .тактовыми импульсами с выхода 59.2 блока 1, которые поступают на его инверсньп» вход.

Этот импульс проходит через элемент ИЛИ 55 на сброс. счетчика 8 и далее через элемент ИЛИ 53 на сброс счетчика 115. Очередной тактовый. импульс с выхода 59,2 блока 1 проходит на выход элемента И 43, открывает блоки элементов И 52 и 111 и тем самым разрешает запись кодов длительности интервала и длительности управлякицих сигналов в счетчики 8 и 115 соответственно. Так как на выходе элемента ИЛИ 56 появляется нулевой сигнал, то этот же тактовый импульс своим задним фронтом возвращает триггер 21 в исходное состояние. В результате элементы И 43, 44 закрываются и последуищие тактовые импульсы с выхода 59.2 блока 1. на их выходы не проходят. Триггер 21 устанавливается в исходное состояние теми же сигналами, что н триггер 20.

Элемент И 42 раэрещает прохождение на элемент ИЛИ 56 (К+1)-го тактового

074 8 импульса, поступающего с выхода элемента И 4 I одновременно на счетный вход счетчика 8 и элемент И 42. Число Й определяется кодом длительности интервала, записанным предварительно в счетчик 8. Таким образом, N --й импульс возвращает счетчик 8 в исходное состояние. Последний сигналом с инверсного выхода открывает .элемент И 42 и (К+1)-й тактовый. импульс проходит на элемент ИЛИ 56.

Элемент ИЛИ 56 формирует импульсы, соответствующие началу и концу интервала, определенного кодом длительности импульса, записанным в счетчик 8. Импульс начала интервала проходит через элемент ИЛИ 56 с выхода элемента И 40, импульс конца интервала - с выхода элемента И 42.

Элемент ИЛИ 56 формирует импульс кон. ца интервала также при поступлении на его вход импульса с выхода элемента И 33, что позволяет сократить интервал против заданного при поступ. ленни соответствующего сигнала с объекта контроля на вход 57 устройства.

Назначение и принцип действия элементов блока 5 задания интервалов аналогичны описанным.

Блок 6 памяти предназначен для хранения кодов длительности интерва,лов, кодов длительности управляющих и тестовых воздействий, а также колов . управляющих сигналов. Указанные коды хранятся в блоке 6 памяти по различным адресам и выдаются одновременно параллельными n, m и -разрядными кодами соответственно при поступлении на один.из 5 -входов единичного сигнала с выхода одного нз элементов И блока элементов И 22. Выходные сигна« лы блока 6 памяти присутствуют в течение всего интервала времени наличия сигнала на входе блока 6;

Один разряд блока 6 памяти выделен для хранения сигналов метки, отмечающей последний код управляющих воздей»ствий в форт»руемой последовательности (цикле). При считывании иж блока 6 памяти последнего кода на выходе 75 блока появляется единичный сигнал метки.

Счетчик 7.циклов предназначен для определения заданного числа циклов реализации управляющих и тестовых воздействий.

Он представляет собой вычитаю»ций счетчик, кмекщий f входов лараллель9 t 15607 ной записи кода числа циклов, счетный вход и один инверсный выход, единичный сигнал на котором появляет ся только при установке счетчика 7 в исходное состояние. Запись кода числа циклов осуществляется в счетчик

7 с выходов 61. 1 — 61. 7 блока 2 парафазных кодов, который формируется блоками элементов И 23 и 24. Разрешение на запись кода в счетчик форми- 10 руется элементами ИЛИ 47 при поступлении на входы сигналов установки в исходное состояние с выхода 60.1 и сброса с выхода 60. 3 пульта 2 управления и индикации. Отсчет числа цик- 15 лов производится счетчиком Ъ по импульсам конца цикла; поступакщим на его счетный вход с выхода 89 элемента И 39; При отработке устройством заданного числа циклов счетчик 7 30 циклов устанавливается в исходное

l с ос т оя ние и на е ro выходе 7 7 появляются единичный сигнал конца прог раммы.

Регистры 9 и 10 предназначены для д задания номера интервала и формирова. ния сигнала считывания кодов из блока 6 памяти. Оба регистра идентичны, а их одноименные выходные сигналы поступают на элементы И блока элементов И 22. Это повышает достоверность функционирования устройства, так как сигнал считывания из блока 6 памяти формируется только при одновременной выдаче единичных сигналов на одноименных выходах регистров 9 и

10. Переключение регистров осуществляется по задним фронтам импульсов конца интервала, формирующих соответственно с блоках 4 и 5 задания интервалов на выходах 68 элементов ИЛИ 56.

Элемент ИЛИ 45 формирует сигнал сброса регистра 9, если на его вхо- ды поступают либо сигнал сброса с 4З выхода элемента ИЛИ 54, либо сигнал блокировки с выхода 60.6 блока 2 управления и индикации. Аналогично элемент ИЛИ 46 формирует сигнал сброса регистра 10, если на его вхдды Ю поступают либо сигнал сброса с выхода элемента ИЛИ 54, либо сигнал блокировки с выхода 60.7 пульта 2 управления и индикации.

Коммутатор 11 предназначен.для 55 формирования управляющих и тестовых воздействий на одном или нескольких выходах 58 устройства.

4 10

Коммутатор 11 содержит k элементов И, на объединенные первые входы которых поступает сигнал с выхода 65 блока 3, разрешающий выдачу управляющих и тестовых воздействий на выход 58 устройства. Значения выходных сигналов коммутатора 11 определяется кодом, поступающим с выходов

74.1-74. К блока 6 памяти на вторые входы элементов И, а длительность выходных сигналов определяется длительностью сигнала с выхода 65 бло- . ка 3.

Блок 12 сравнения (фиг. 5) предназ-. начен для сравнения времени реакции объекта управления и контроля с заданными интервалами, коммутации сигнала реакции объекта на входы триггеров 14 и 15 ответа, проверки совпадения одноименных выходных сигналов, вьдаваемых блоками 4 и 5 задания интервалов и регистрами 9 и 10. Блок

12 сравнения формирует на своем выходе.88, сигнал, соответствующий сбою в работе устройства, либо о несоответствии времени реакции объекта заданному временному интервалу. Для этого на входы схемы 1 18 сравнения блока 12 подаются одноименные сигналы с выходов. 66, 67 и 68 блока 4 и

69, 70 и 71 блока 5, а также выходов

78,1 - 78,S регистра 9 и 79.1 — 79.S регистра 10. При несовпадении значений сигналов хотя бы на одной паре одноименных выходов схема 118 сравнения формирует единичный сигнал, который через элемент ИЛИ 120 подается на выход 88 блока 12 сравнения.

Блок элементов И 119 предназначен для формирования сигналов, соответствующих номеру реализуемого интервала, если одноименные сигналы одновременно вьдаются регистрами 9 и 10. Первый коммутатор 116 предназначен для вьделения реакции объекта, поступающей на вход 57 устройства и соответствующей номеру реализуемого интерва. ла. При совпадении единичных сигналов, поступающих на вход 57 устройства и с выхода блока элементов И 119, первый коммутатор 116 пропускает данный сигнал реакции объекта на выход 89 блока 12 сравнения.

Второй коммутатор 117 предназначен для контроля времени реакции объекта заданному временному интервалу. С этой целью на его первые входы поступают сигналы реакции объекта

1156074

l2 контроля,, а на его вторые нходы — . сигналы с выходов блока элементов И 119.

Благодаря этому сигнал реакции объекту, поступивший в течение задан- 5 ного интервала, не пройдет на выход коммутатора 117. При любом "выпадении" сигнала реакции из заданного временного интервала соответствующий инверсный вход коммутатора 117 будет l0 открытый нулевым сигналом с выхода одного из элементов И блока элементов И 119, и сигнал реакции пройдет через коммутатор 117 и элемент И 120 на выход 83 блока 12 сравнения, сви- 1э детельствуя о норме времени реакции объекта заданным временным параметрам.

Триггер 17 контроля фиксирует

20 факт ошибки (сбоя) в работе устройства и выдает единичный сигнал, который приводит в исходное состояние триггера 13 и 16 пуска, останавливая устройство, и поступает в пульт 2 для индикации сбоя в работе устройст". ва.. Триггер 17 устанавливается в единичное состояние очередным тактовым импульсом с выхода 59.1 блока 1 синхронизации после поступления единичного сигнала на вход 1 . Возврат триг30 гера 17 в исходное состояние осуществляется либо сигналом сброса, либо сигналом установки в исходное состояние с выходов 60.3 и 60.1 пульта 2 управления и индикации, которые поступают на входы R триггера 17 через элемент ИЛИ 47.

Первый триггер 13 пуска предназначен для синхронного запуска устройства. Переключение триггера 13 в единичное состояние осуществляется тактовыми импульсами с выхода 59.3 блока 1 синхронизации, которые поступают на вход С триггера. Для синхронного запуска устройства с выходов

60.4 и 60.8 пульта 2 управления и индикации формируются единичные сигналы пуска устройства и синхронного режима. пуска соответственно, которые подаются на входы элемента И 26.

Ж

Последний формирует единичный сигнал на вход 3 триггера 13. После поступления этого сигнала очередной тактовый импульс с выхода 59.3 блока

1 синхронизации устанавливает триггер 13 в единичное состояние. Триггер

13 единичным сигналом со своего выхода открывает элемент И 27, через который проходят тактовые импульсы с выхода 59.6 блока 1 синхронизации.

Одновременно сигнал с выхода триггера 13 проходит через элемент ИЛИ 50 на вход 3 второго триггера 16 пуска, подготавливая его к включению.

Триггер 16 пуска осуществляет пуск устройства, а после поступления на вход 3 единичного сигнала триггер

16 переключается в единичное состояние очередным тактовьв импульсом с выхода 59.6 блока 1 синхронизации, который проходит через открытые элементы И 27, 28 и элемент ИЛИ 49 на вход С триггера. Установившись в единичное состояние, триггер 16 нулевым сигналом с инверсного выхода закрывает элементы И 28 и 32 и снимает сигнал сброса с блоков 4, 3 н 5 триггера 19 и регистров 9 и 10. Одноврег менно единичный сигнал с прямого выхода триггера 16 открывает элементы И 29 и 31, разрешая прохождение тактовых импульсов с .выходов 59,5 и

59,3 блока 1 синхронизации соответственно на блоки 3, 4 и 5 устройства и тем самым осуществляя пуск устройства в работу. Сброс триггеров 13 и

16 пуска осуществляется сигналом с выхода элемента ИЛИ 51, который формирует сигнал, сброса при