Двухпортовое устройство сопряжения в вычислительной системе

Двухпортовое устройство сопряжения в вычислительной системе

Иллюстрации

Показать все

Реферат

 

ДВУХПОРТОВОЕ УСТРОЙСТВО СОПРЯЖЕНИЯ В ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее три триггера, шесть элементов И, первый элемент ИЛИ и первый формирователь импульса, о т л и ч аю Ц е. е с я тем, что, с целью повышения быстродействия, оно содержит шесть групп элементов И, две группы элементов ИЛИ, два счетчика, второй формирователь, импульса, четверть(й . триггер, седьмой и восьмой элементы И, второй, третий, четвертый, пятый и ягестой элементы ИЛИ и блок буферной памяти, причем первый и второй информационные входы устройства подключены соответственно к первьм входам элементов И первой и второй групп, вькоды которых соединены с входами элементов ИЛИ первой группы, выходы которых соединены с информационными входами блока буферной памяти, адрес ные входы которого соединены с выходами элементов ИЛИ второй группы, .первые и вторые входы которых соедииены соответственно с выходами элементов И третьей и четвертой групп, первые входы которых соединены соответственно с выходами первого и второго счетчиков, информационные входы которых соединены соответственно с выходами элементов И пятой и шестой групп, первые входы которых подключены соответственно К первым и вторым информационным входам устройства, выход блока буферной памяти подключен к первому и второму информационным выходам устройства, входы чтения и записи блока буферной памяти подключены соответственно к выходам первого и второго элементов ИЛИ, первые и вторые входы которых подключены соответственно к выходам первого, второго и третьего и четвертого элементов И, прямой выход первого триггера подключен к вторьм входам элементов И первой и третьей групп, к первому выходу представления СО прерьгеания устройства и к первым входам первого и второго элементов И, к вторым входам которых подключены соответственно первый и второй управляюпще входы устройства, выходы первого и второго элементов И соединены соответственно с входами третьего ел элемента ИЛИ, выход которого соединен О) с установочным входом первого счето чика, вторые входы элементов И пятой 00 и шестой групп подключены соответственно к первому и третьему управляющим входам устройства, а инверсные входы - соответственно к первому и второму запросным входам устройства, ; первый запросный вход устройства соединен с нулевым входом первого триггера, а через первый формирователь импульса - с первым входом пятого э емента И, с инверсным входом шестого элемента И и с единнчньм входом второго триггера, нулевой вход которого соединен с инверсным выходом первого .триггера и с первьми входами шестого

СОЮЗ СОВЕТСНИХ

СОЭФЛП

РЕСПУБЛИК

4y1) С 06 F 13/00

1 ЩЗЩАРСТВЕННЦЙ НОМИТЕТ OCOP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 07HPbfVMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:.

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3529471/24-24 (22) 24.!2.82 (46) 15.05.85. Вюл. У 18 (72) Л.А.Литвин, В.П.Козлов, А.М,Скляревский и Г.П.Гончар (53) 681 32(088.8) (56) Авторское свидетельство СССР

Ф 941979, кл. G 06 В 3/06, 1980.

Авторское свидетельство СССР

Р 809143, кл. G 06 В-З/04, .1979. (54) (57) ДВУХПОРТОВОЕ УСТРОЙСТВО

СОПРЯЖЕНИЯ В ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее три триггера, шесть элементов И, первый элемент ИЛИ и первый формирователь импульса, о т л и ч аю щ е. е с я тем, что, с целью повышения быстродействия, оно содержит шесть групп элементов И, две группы элементов ИЛИ, два счетчика, второй формирователь, импульса, четвертый.. триггер, седьмой и восьмой элементы

И, второй, третий, четвертый, пятый и шестой элементы ИЛИ и блок буферной памяти,,причем первый и второй информационные входы устройства подключены соответственно к первым входам элементов И первой и второй групп, вьмоды которых соединены с. входами элементов ИЛИ первой группы, выходы которых соединены с информационными входами блока буферной памяти, адресные. входы которого соединены с выходами элементов ИЛИ второй группы, первые и вторые входы которых соединены соответственно с выходами элементов И третьеч и четвертой групп, первые входы которых-соединены соответственно с -выходами первого и второго счетчиков, информационные входы .которых соединены соответствен„„SU„„1156080 А но с выходами элементов И пятой и шестой групп, первые входы которых подключены соответственно к первым и вторым информационным входам устройства, выход блока буферной памяти подключен к первому и второму информационным выходам устройства, входы чтения и записи блока буферной памяти,.подключены соответственно к вьмодам первого и второго элементов ИЛИ, первые и вторые входы которых подключены соответственно к выходам первого, второго и третьего и четвертого элементов И, прямой вьмод первого триггера подключен к вторым входам элементов И первой и третьей групп, к первому выходу представления прерывания устройства и к первым входам первого и второго элементов И, к вторым входам которых подключены

Ю соответственно первый и второй управляющие входы устройства, выходы первого и второго элементов И соединены соответственно с входами третьего элемента ИЛИ, выход которого соединен с установочным входом первого счет> чика, вторые входы элементов И пятой и шестой групп подключены соответственно к первому и третьему управляющим входам устройства, а инверсные входы — соответственно к первому и второму запросным входам устройства, первый запросный вход устройства соединен с нулевым входом первого триггера, а через первый формирователь импульса — с первым входом пятого элемента И, с инверсным входом шестого элемента И и с единичным входом второго триггера, нулевой вход которого .соединен с инверсным выходом первого триггера и с первыми входами шестого

11560 и седьмого элементов И, выходы которых соединены соответственно с входами четвертого элемента ИЛИ, выход которого подключен к единичному входу третьего триггера, нулевой вход которого соединен с вторым запросным входом устройства, а через второй формирователь импульса — с вторым входом шестого элемента И и с единичным входом четвертого триггера, нулевой вход которого соединен с нулевым выходом третьего триггера, с вторым входом пятого элемента И и первым входом восьмого элемента И, второй вход которого соединен с прямым выходом второго триггера, выходы пятого и восьмого элементов И соединены с входами пятого элемента ИЛИ, выход которого соединен с единичным

80 входом первого триггера, третий вход пятого элемента И соединен с инверсным выходом четвертого триггера, прямой выход которого соединен с вторым ,входом седьмого элемента И, инверсный выход второго триггера со динен с третьим входом шестого элемента И, прямой выход третьего триггера соединен с вторыми входами элементов И второй и четвертой групп, с вторым выходом представления прерывания устройства и с первыми входами третьего и четвертого элементов И, вторые входы которых подключены соответственно к третьему и четвертому управляющим входам устройства, а выход — к входам шестого элемента ИЛИ, выход которого соединен с установочным входом второго счетчика.

На фиг. 1 показана схема предлагаемого двухпортового устройства сопряжения в вычислительной системе; на фиг. 2 — временные диаграммы работы двухпортового устройства сопряжения в вычислительной системе в режиме обращения одной машины и последовательного обращения двух вычислительных машин; на фиг. 3 то же, в режиме одновременного обращения двух вычислительных машин.

Двухпортовое устройство сопряжения сод ржит элементы И i и 2 первой и второй групп, первые входы которых подключены соответственно к информационным входам 3 и 4 устройства, а выходы - к входам элементов ИЛИ 5 первой группы, выходы -которых соединены с информационными входами блока

6 буферной памяти, адресными входами

30

Изобретение относится к вычислительной технике, в частности к структурам цифровых вычислительных систем, и может быть использовано при построении многопрограммных вычислительных систем, работающих в реальном масштабе времени.

Дель изобретения — повышение быстродействия вычислительной системы введением двухпортовых устройств . !ц сопряжения.

2 соединенного с входами элементов

ИЛИ 7 второй группы. Первые и вторые входы элементов ИЛИ 7 соединены соответственно с выходами элементов

И 8 и 9 третьей и четвертой групп, первые входы которых соединены соответственно с выходами счетчиков 10 и 11, информационные входы которых . соединены соответственно с выходами элементов И 12 и !3 пятой и шестой групп, первые входы которых подключены соответственно к информационным входам устройства 3 и 4.

Выход блока 6 подключен к информационным выходам устройства 14 и

15, а входы "Чтение" и "Запись" соответственно к выходам элементов ИЛИ

16 и 17, первые и вторые входы которых подключены соответственно к выходам элементов И 18, 19 и 20, 21.

Прямой выход триггера 22 подключен к вторым входам элементов И 1 и 8, к выходу 23 представления прерывания устройства и к первым входам элементов И 18 и 19, к вторым входам которых подключены соответ-. ственно управляющие входы 24 -и 25.

Выходы элементов И 18 и !9 соединены соответственно с входами элемента ИЛИ 26, выход которого соединен с установочным входом счетчика 10, з 1156080 4 вторые входы элементов И 12 и 13 процессору необходимо выполнить три подключены соответственно к управля- цикла обращения. В,зависимости от ющим входам 24 и 27, а инверсные — обращений вычислительных машин двухсоответственно к запросным входам портовое устройство сопряжения имеет 28 и 29. несколько режимов работы.

Вход 28 соединен с нулевыи входом Режим обращения одной машины триггера 22, а через формирователь (фиг. 2a).

30 - с первым входои элемента И 31, Этот режим характеризуется обрас инверсньи входом элемента И 32 и щением к устройству одной ЭВМ на с единичным входои триггера 33, 10 отрезке времени, равном времени вы-.нулевой вход которого соединен с полнения операции ввода-вывода проинверсныи выходом триггера 22 и с цессором. первыми входами элементов И 32 и 34, Триггера 22, 33, 36 и 38 в исходвыходы .которых соединены соответ- ном положении находятся в нулевом ственно с входами элемента ИЛИ 35 ю IS состоянии. Цепь их начальной установ- . подключенного выходом к единичному ки на фиг. 1 не показана. входу триггера 36, нулевой вход В первом цикле проц ссор ЭВМ после которого соединен с запросным входом .адресации двухпортового устройства в

29 устройства, а через формирователь адресной части помещает на вход 3

37 импульса .- с вторьм входом элемента И 32

2О данные, представляющие собой адрес

38 та И и единичным входом триггера ячейки б 6 яче кй пока, к которой необходимо нулевой вход которого соединен обраща о ращаться, после чего устанавливас нулевым выходом триггера 36, с втоРыи входои элемента И 31 и пеРвым означаю и 3 означающи, что на линии 3 помещены входом элемента И 39, второй вход, д данные. При этом на входе 28 запроса которого соединен с прямым выходом . присутствует сигнал "0". Данные триггера 33. через группу 12 элементов И записыВыходы элементов И 31 и 39 соеди- ваются в счетчик. Этим завершается иены с соответствующими .входами эле- пе ый перв цикл обращения, при этом в мента ИЛИ 40, выход которого соеди- счетчике 10 записан адрес ячейки нен с единичным выходом триггера 22.

Третий вход элемента И 31 соединен с гера блока 6, к которой необходимо об адимо о раинверсным выходом триггера 38 прямой В

Э о второи цикле обращения после выход которого соединен с вторьм входом элемента И 34. адресной части на входе 28 появля- . ется сигнал, блокирующий по инве сноИнверсный выход триггера 33 соеди- ующ инверсному входу элементы И 12 и занесение нен с третьим входом элемента И 32 данных в счетчик 10. По переднему .прямой выход триггера 36 соединен с фронту сигнала запроса формировавторыюи входаин элементов И 2 и 9 с

° с тель 30 вырабатывается импульс по выходом 41 представления прерывания

Э переднеиу фронту которого через устройства и с первыми входаии эле- 4О пе первый вход элемента И 31 (так как ментов И 20.и 21, вторые входы котона двух остальных входах присутству" рык подключены соответственно к ют разрешающие сигналы) устанавлиУпРавлЯющйм входаи 27 и 42, а выходы - вается в "1" .к соответств м вхо

1 триггер 22. С е иннчвается в 1 р 22. единнчHJIH 43 ующи одам элемента выход которого соединен с поступает на выход 23, информиру ь. установочным входои счетчика 11. процессор о том, что устройство готоДвухпортовое устройство сопряжения во передав во ередавать или принимать данные. в вычислительной системе работает следующим образом. о заднему ронту импульса формирователя 30 триггер 33 устанавливается а "1".

Любой цикл обращения. процессора

ЭВМ начинается с адресной части вы- В третьем цикле обращения процес- б орки внешнего устройства, каким сор производит обращение к блоку 6 является двухпортовое устройство. устройства по адресу, содержащемуся

После завершения адресной части цикла в счетчике 10. Операция обращения процессор выполняет прием или переда- происходит аналогично операции в чу данных. Для выполнения операций описанной .для первого цикла обраще"Чте ие"

II It н или Запись в блок 6 ния. При этом, в случае операции

1156080

"Запись", данные с линии 3, представляющие собой информацию, которую необходимо записать в блок 6,.через группу 1 элементов И, на вторых входах которых присутствует разрешающий сигнал с триггера 22, и группу

5 элементов ИЛИ поступает сигнал на входные информационные шины блока 6, Группа 12 элементов И блокируется по второму инверсному входу сигналом 10 с шины 28, адрес через группу 8 элементов И и группу 7 элементов ИЛИ поступает на адресные шины блока 6.

Сигнал с шины 24 через элементы И 18 и 17 поступает на управляющий вход 1

"Запись" блока 6, в котором <производится операция записи, выданной процессором информации по необходимому адресу.

В случае операции Чтение" данные ур на входе 3 не устанавлив-.ются процессором, а на выходе 25 появляется сигнал, который через элементы И 19 и ИЛИ 16 поступает на управляющий вход "Чтение" блока 6, в котором 25 происходит операция чтения информации по заданному адресу. Информация с выходных информационных шин блока 6 поступает на линию 14, с которой принимается процессором.

После завершения процессором операции ввода-вывода с линии 25 снимается сигнал "1". По заднему фронту сигнала триггер 22 устанавливается в нулевое состояние.

Режим последовательного обращения двух ЭВМ (фиг. 2 а, б) .

Этот режим характеризуется последовате ьным обращением к устройству двух ЭВМ на отрезке времени, равном времени выполнения операции ввода40 вывода процессором.

Например, одна ЭВМ производит операцию ввода-вывода с устройства.

Во время этого вторая ЭВМ также обратилась к нему. В этом случае

43 двухпортовое устройство работает

/ следующим образом. Работа элементов устройства происходит аналогично описанной в режиме обращения одной машины.

Первый адресный цикл обращения происходит аналогично описанному.

При этом в счетчик 11 записывается адрес, по которому требуется обращение к блоку 6. Сигнал с шины 29 передним фронтом запустит формирователь 37, Сигнал с формирователя 37 через элемент И 32 не пройдет, поскольку он блокирован по третьему входу сигналом "0" с нулевого выхода триггера 22 и по второму входу сигналом "0 с нулевого выхода триггера

33, который был установлен в единичное состояние задним фронтом импульса формирователя 30. Задним фронтом сиг" нала формирователя 37 триггер 38 установится в "1" и запретит по второму входу элемента И 31 установку триггера 22 в "1" при повторном запросе первой ЭВМ.

Об окончании операции ввода-вывоца первая ЭВМ сигнализирует снятие с линии 28 сигнала "1", по заднему фронту которого триггер 22 устанавливается в нулевое состояние и передним фронтом сигнала "1" с нулевого выхода устанавливает в "0" триггер 33 и через элемент И 34, на первом входе которого присутствует разрешающий сигнал с триггера 38, элемент ИЛИ 35 устанавливает в единичное состояние триггер 36.

С единичного выхода триггера 36 сигнал поступает на шину 41, информирующий процессор второй ЭВМ о том, что устройство готово передавать или принимать данные. Процессор выполняет операцию ввода-вывода, по завершению которой с шины 29 снимается сигнал "1", задним фронтом которого триггер 36 устанавливается в нулевое состояние и устанавливает в состояние "0" триггер 38.

Временная диаграмма работы двухпортового устройства и в режиме одновременного обращения к устройству двух ЭВМ показана на фиг. Зм, Б .

Занесение адреса в счетчики-регистры 10 и 11 происходит на первом цикле обращения машин аналогично описанному в режиме обращения одной машины. Затем при появлении на шинах 28 и 29 сигналов "1" формирователи 30 и 37 формируют импульсы, передние фронта которых совпадают.

По переднему фронту импульса формирователя 30 через элемент И 31, на двух остальных входах которого присутствуют разрешающие сигналы, и элемент ИЛИ 40 триггер 22 устанавливается в единичное состояние, а по заднему — в "1" устанавливается триггер 33. Сигнал "1" с единичного выхода триггера 22 поступает на шину 23. Импульс формирователя 37

1156080

Н

Ф2

Pui 1

7 через первый вход элемента И 32 не проходит, поскольку он блокируется по второму инверсному входу импульсом с формирователя 30, а затем по третьему входу — сигналом "0" с

5 триггера 22. По заднему фронту импульса формирователя 37 триггер 38 устанавливается в "1".

В дальнейшем работа устройства происходит аналогично описанной в режиме последовательного обращения двух машин.

Режим заполнения считывания буфера.

Каждая из ЭВИ может выполнять высокоскоростную блочную (групповую) пересылку данных, заполняя блок 6 буферной памяти устройства. Эти данные могут быть затем считаны с другой стороны памяти (с другого порта) другой машиной.

В этом режиме двухпортовое устройство сопряжения работает следующим образом.

После выполнения первой операции ввода-вывода процессором, например, одной ЭВМ, описанной в режиме обращения одной машины, сигнал "1" с шины 28 запроса процессором не снимается. В зависимости от выполняемой операций "Чтение" или "Запись" в счетчик 10 по цепи: вход 25 — элемент И 19 — элемент ИЛИ 26, или по цепи: шина — 24 — элемент И 18— элемент ИЛИ 26, по заднему фронту сигнала ввода или вывода данных заносится "1", увеличивая содержимое его, а значит, и номер адреса на

:.единицу. Для выполнения каждой посI ледующей операции ввода-вывода про1 цессор выполняет только третий .цикл ,обращения, считывая или заполняя необходимый блок данных, после окончания чего снимает сигнал "1" с шины 28. Вторая ЭВМ также может производить операцию ввода-вывода блока данных в описанном режи1156080

1156080

Составитель С. Логачева

Техред Т.Дубинчак

Корректор А. Тяско

Редактор М. Келемеш

Подписное

Заказ 3147!46 Тираж 710

ВНИИПИ Государственного комитета "ССР по делам изобретений и открыгий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4