Устройство магнитной записи сигналов цифровой информации

Устройство магнитной записи сигналов цифровой информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО МАГНИТНОЙ ЗАПИСИ СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЩШ, содержащее входные шины информационных сигналов в параллельном коде, входную шину синхроимпульсов, буферный блок записи, регистр памяти, блок контроля, преобразователь сигналов параллельного кода в последовательный , соединенный информационным выходом и входом управления последовательного вывода информа цш соответственнр с информационные и тактовые входами блока магнитной записи, и генератор сигналов опорной частоты, отличающееся тем, что, с целью повышения достоверности записи цифровой информации, буферный блок записи содержит блоки оперативной памяти, а в устройство введены элемент ИЛИ, переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной памяти, первый и второй дешифраторы номеров блоков оперативной памяти, блок ключей, блок сравнения, перрый и второй элементы И, счетчик ошибок, формирователь импульсов переключения блоков оперативной памяти и формирователь управляющих последовательностей импульсов, первым входом соединенный с входной шиной синхроимпульсов , вторым входом - с первым входом формирователя импульсов переключения блоков оперативной памяти и с выходом генератора сигналов опорной частоты, а первым выходом - с входами управления записью-считьгоанием блоков оперативной памяти, вторым и . третьим выходами соответственно с входами управления последовательным выводом и параллельные вводом сигналов информации преобразователя параллельного кода в последовательный , четвертьм выходом соединенный с входом стробирования блока контроля , пятым выходом - с первьм входом первого элемента И, с сигнальным входом переключателя адресов и с вторьм входом формирователя импульсов переключения блоков оперативной памяти, а шестым выходом - с вхосл дом стробирования первого дешифратора номеров блоков оперативной сл Од памяти, выходы которого подключены к входам сигнала разрешения соотОд ветствующих блоков оперативной памяти , при этом входные шины информационных сигналов в параллельном коде соединены с первой группой информационных входов блока контроля и с информационными входами блоков оперативной памяти, выходы которых через элемент ИЛИ соединены с информационными входами преобразователя сигналов параллельного кода в последовательный, а также с второй группой информационных входов

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(5!) G 11 В 5/09

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3678209/24-10 (22) 26.12.83 (46) 23.05.85. Вюл. У 19 (72) В.С. Соловьев, И.В. Чуманов, Г.Г. Клюкина и С.Т. Закржевский (53) 534.852 (088.8) (56) 1. Авторское свидетельство СССР

В 886042, кл. G 11 В 5/09, 1981.

2. Авторское свидетельство СССР

В 1037337, кл. G 11 В 5/09, G 06 F 3/04 ° 1983 (прототип) . (54)(57) УСТРОЙСТВО МАГНИТНОЙ ЗАПИСИ

СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее входные шины информационных сигналов в параллельном коде, входную шину сннхроимпульсов, буферный блок записи, регистр памяти, блок контроля, преобразователь сигналов параллельного кода в последовательный, соединенный информационным выходом и входом управления последовательного вывода информации соответственнр с информационньи и тактовьв входами блока магнитной записи, и генератор сигналов опорной частоты, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности записи цифровой информации, буферный блок записи содержит блоки оперативной памяти, а в устройство введены элемент ИЛИ, переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной памяти, первый и второй дешифраторы номеров блоков оперативной памяти, блок ключей, блок сравнения, первый и второй элементы И, счетчик ошибок, формирователь импульсов переключения

„„SU„„1157566 A блоков оперативкой памяти и формирователь управляющих последовательностей импульсов, первым входом соединенный с входной шиной синхроимпульсов, вторым входом — с первым входом формирователя импульсов переключения блоков оперативной памяти и с выходом генератора сигналов опорной частоты, а первым выходом — с входами управления записью-считыванием блоков оперативной памяти, вторым и . третьим выходами соответственно с входами управления последовательным выводом и параллельньи вводом сигналов информации преобразователя параллельного кода в последовательный, четвертым выходом соединенный с входом стробирования блока контроля, пятьж выходом — с первым вхо" дом первого элемента И, с сигнальньи .входом переключателя адресов и с вторьи входом формирователя импульсов переключения блоков оперативной памяти, а шестым выходом — с входом стробирования первого дешифратора номербв блоков оперативной памяти, выходы которого подключены к входам сигнала разрешения соответствующих блоков оперативной памяти, при этом входные шины информацйонных сигналов в параллельном коде соединены с первой группой информационных входов блока контроля и с информационньии входами блоков оперативной памяти, выходы которых через элемент ИЛИ соединены с информационньии входами преобразователя сигналов параллельного кода в последовательный, à также с второй группой информационных входов

1157566

t0 блока контроля, выход которого соединен через счетчик ошибок с вторым входом первого элемента И„ выходом связанного с управляющим входом блока ключей и с входом установки в первое состояние переключателя адресов, выходы которого соответственно соединены с адресными входами блоков оперативной памяти и с входами дешифратора первого адреса, выходом соединенного с первые входом второго элемента И, к вы ходу которого подключены вход установки в "О" счетчика ошибок к вход переключателя блоков оперативной

Изобретение относится к приборо- . строению, а именно к технике магнитной записи, и может быть использовано в автоматизированных системах магнитной регистрации информации телеметрии с целью сокращения объема записываемых цифровых данных путем осуществления выборочной записи отдельных, представляющих для эксперимента интерес, фрагментов непрерывно поступающей информации с обеспечением при этом записи определенного количества данных, предшествующих началу запи» сываемого фрагмента. 13

Известно устройство для магнитной записи сигналов цифровой информации,:содержащее буферный блок sanucu-воспроизведения, регистр памяти, преобразователь параллельного йода в з© последовательный, соедийенный информационным выходом и входом управления последовательньм выводом информации соответственно с информационкьи и тактовьии входаии основного д блока иагнитной записи, и генератор сигнала опорной частоты r1j.

Недостатки этого устройства заключаются в его относительно больших габаритах, массе и потребляемой им электроэнергии, а также. в низкой надежности работы его и в не очень высокой достоверности записи с его помощью цифровой информации, так памятию выходами подключенного к пеРвомУ и к второму дешифраторам номеРов блоков оперативной памяти

У причем выхбды второго дешифратора соединены с первой группой входов блока сравнения и через блок ключей с входами регистра памяти, выходами связанного с второй группой входов блока сравнения, выход котоI рого подключен к третьему входу формирователя импульсов переключения блоков оперативной памяти, выходом соединенного с вторым входом второго элемента И.

2 как в качестве буферного блока записи-воспроизведения применен .аппарат магнитной записи с кольцевьм лентопротяжным механизмом.

Достоверность передачи цифровой информации таким буферным блоком записи-воспроизведения значительно снижается иэ-за выпадений сигнала воспроизведения с магнитной ленты, рабочий отрезок которой многократно реверсируется, т.е. подвергается сильному износу в кольцевом лентопротяжном механизме в течение длительного времени. Кроме того, буферный блок записи-воспроизведения, выполненный на основе аппарата иагнитной записи, вносит значительные временные искажения в передаваемый им цифровой сигнал, что также ухуджает достоверность последующей выборочной перезаписи информации на основной блок магнитной записи и требует применения специальной системы коррекции временных ошибок, усложняющей устройство.

Наиболее олиэким к изобретению по технической сущности является устройство магнитной записи сигналов цифровой информации, содержащее шины ввода информационных сигналов в параллельном коде, входную шину синхроимаульсов, буферный блок записи-воспроизведения, регистр памяти, блок контроля, преобразователь преобразователя параллельного кода в последовательный, четвертым выхо-! дом соединенный с входом стробнрования блока контроля, пятым выходом с первым входом первого элемента И, с сигнальньк входом переключателя адресов и с вторым входом формирователя импульсов переключения блоков оперативной памяти, а шестым выходом — с входом стробирования первого дешифратора номеров блоков оперативной памяти, выходы которого подключены к входам сигнала разрешения соответствующих блоков оперативной памяти, при этом входные шины информационных сигналов в параллельном коде соединены с первой группой информационных входов блока контроля и с информационными входами блоков оперативной памяти, выходы которых через элемент ИЛИ соединены с информационными входами преобразователя сигналов параллельного кода в последовательный, а также с второй группой информационных входов блока контроля, выход которого соединен через счетчик ошибок с вторым входом первого элемента И, выходом связанного с управляющим вхо" дом блока ключей и с входом установки в первое состояние переключа/ <, теля адресов, выходы которого соответственно соединены с адресными входами блоков оперативной памяти и с входами дешифратора первого адреса, выходом соединенного с первым входом второго элемента И, к выходу которого подключены вход установC1 l l ки в О счетчика ошибок и вход переключателя блоков оперативной памяти, выходами подключенного к первому и к второму дешифраторам номеров блоков оперативной памяти причем выходы второго дешифратора соединены с первой группой входов блока сравнения и через блок ключей с входами регистра памяти, выходами связанного с второй группой входов блока сравнения, выход которого подключен к третьему входу формирователя импульсов переключения блоков оперативной памяти, выходом соединенного с вторым входом второго элемента И.

Ыа фиг.1 .изображена структурная схема предлагаемого устройства, на фиг.2 — временные диаграммы, поясняю" щие работу предлагаемого устройства з 11") 7566 сигналов параллельного кода в последовательный, соединенный информационным выходом и входом управления последовательного вывода информации соответственно с информационньм и тактовьм входами основного блока магнитной записи, и генератор сигналов опорной частоты (2).

Недостатками известного устройства являются невысокая верность за- 10 писи с его помощью цифровой информации, а также относительно большие габариты, масса и потребление электроэнергии.

Цель изобретения — повышение !5 достоверности записи цифровой информации.

Поставленная цель достигается

4 тем, что в устройстве магнитной записи сигналов цифровой информации, 20 содержащем входные шины информационных сигналов в параллельном коде, входную шину синхроимпульсов, буферный блок записи, регистр памяти, блок контроля, преобразователь сиг- 25 налов параллельного кода в последовательный, соединенный информационным выходом и входом управления последовательного вывода информации соответственно с информационным и ЗО тактовым входами блока магнитной записи, и генератор сигналов опорной частоты, буферный блок записи содержит блоки оперативной памяти, а в устройство введены элемент ИЛИ

35 переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной памяти, первый и второй дешифраторы номеров блоков оперативной памяти, блок ключей э 4О блок сравнения, первый и второй элементы И, счетчик ошибок, формирователь импульсов переключения блоков оперативной памяти и формирователь управляющих последователь- 45 костей импульсов, первым входом соединенный с входной шиной синхроимпульсов, вторым входом — c первым входом формирователя импульсов переключения блоков оперативной

50 памяти и с выходом генератора сигналов опорной частоты, а первым выходом — с входами управления записью-считыванием блоков оперативной памяти, вторым и третьим выходами соответственно входами управления последовательным выводом и параллельным вводом сигналов информации

1157566

l5

3О .36

35 ной авияти.

5Ф выход соединен с управляющим входом нЪ фиг.3 - в развернутом виде формирователь управляющих последовательностей импульсов; на фиг.4 - з развернутом виде формирователь импульсов переключения блоков оперативной памяти

Предлагаемое устройство (фиг. 1) содержит входные шины 1 информационных сигналов в аараллельнои коде, блоки 2-9 оперативной памяти, образующие совместно буферный блок записи устройства (не выделен),эле; мент ИЛИ 10, блок 11 контроля, преобразователь 12 параллельного кода в последовательный.,блок 13 магнитной записи, входную шину 14 синхро" импульсов, формирователь 15 управляю щих последовательностей импульсов, генератор 16 сигнала опорной частоты, счетчик 17 ошибок, первый 18 и второй 19 элементы И, переключатель

20 адресов, дешифратор 21 первого адреса, переключатель 22 блоков оперативной памяти, первый 23 и второй 24 дешифраторы немеров бло ков оперативкой памяти, блок 25 ключей, регистр 26 памяти, блок 27 сравнения и формирователь 28 кмпуль сов переключения блоков оперативной памяти. Кроме того, в устройстве имеется входная шина 29 сигнала начальной установки в "0" регистра 26 памяти.

Формирователь 15 управляющих аоследоввтелъностей ииаулъсов (фиг.3) содержит делитель ЗО частоты, первый 31, второй 32, третий 33 и четвертый 34 элементы задержки, первый 35, второй Зб, третий 37 и четвертый 38 .однозибраторы, первый

39 и втврой 40 киверторы, элемент И

41 и элемент ИЛИ 42.

Формирователь 28 импульсов переключения блоков оперативной памяти (фиг.0) содержит блок 43 выделения фронта иипулъсоз, аервый 44 и вто рой 45 счетчики импульсов, элемент ИЛИ-НЕ 46, первый 47 и второй ;48 триггеры, инвертор 49 и первый 50, второй 51 к третий 52 элементы И.

Входные шины 1 информационных сигквлоз з параллельном коде соединены с икфориационкьии входами каждого блока 2-9 оперативной памяти, которые могут быть вып, например, нв интегральных микросхемах и с первой группой информационных входов блока 11 контроля. Вьмоды каждого блока оперативной памяти соединены с входами элемента ИЛИ 10, выходы которого соединены с информационными входаии преобразователя

12 параллельного кода в последовательный и с второй группой информационных входов блока 11 контроля. Выход преобразователя 12 параллельного кода в последовательный соединен с информационньм входои блока 13 магнитной записи.

Входная шина 14 синхроимпульсов соединена с первьм зходои формирователя 15 управляющих последовательностей импульсов, второй вход которого соединен с выходом генератора 16 сигналов опорной частоты и с первым входом формирователя 28 импульсов переключения блоков оперативной памяти. Формирователь 15 управляющих последовательностей импульсов первым выходом соединен с входом управления записью-считыванием каждого блока 2-9 оперативной памяти, вторым выходом — с входом управления последовательньзю выводом информации преобразователя 12 параллелъного кода в последовательный и с тактовьм входом блока 13 магниткой. записи, третьим выходом — с входом управления параллельньи вводои информации преобразователя

12 параллельного кода в аоследователъный, четвертьи выходом — с входом стробирования блока 11 контроля, пятьм выходои - с первьи входом элемента И 18, с сигнальньм входом переключателя 20 адресов и с вторым входом формирователя 28 импулъсов переключения блоков оперативной памяти, а шестым выходом - с входом стробирования дешифратора 23 номеров блоков оперативВыход блока 11 контроля соединен со счеткьи входом счетчика 17 ошибок, выход которого соединен с вторЫй входом элемента И 18, в его блока 25 ключей и с установочным в

"0" входом переключателя 20 адресов, выходаии соответственно соединенного с адресньии входаии каждого блока оперативной памяти и с входами дешифратора 21 первого адреса, выходом связанного с первьи входом элемента И 19, выход которого

1557566 соединен с установочньм в "0" входом счетчика 17 ошибок и с входом переключателя 22 блоков оперативной памяти. Выходы этого переключателя соединены с входами первого 23 и второго 24 дешифратора номеров блоков оперативной памяти, выходы второго дешифратора 24 соединены с сигнальными входами блока 25 ключей и с первой группой входов блока 27 сравнения.

Выходы блока 25 ключей соединены с сигнальными входами регистра 26 памяти, выходы которого соединены с второй группой входов блока

27 сравнения. Входная шина 29 соединена с установочным в "0™ входом регистра 26 памяти. Выход блока

27 сравнения соединен с третьим входом формирователя 28 импульсов переключения блоков оперативной памяти, выход которого соединен с вторым входом элемента И 19. Каждый выход первого дешифратора 23 номеров блоков оперативной памяти соединен с входом сигнала разрешения-соответствующего блока 2-9 оперативной памяти.

Первый вход формирователя 15 соединенный с входной шиной 14 синхроимпульсов, соединен с входом элемента

31 задержки,с входом элемента И.41 и с установочным в "0" входом делителя 30 частоты, выполненного на основе счетчика. Второй вход формирователя 15, соединенный с выходом генератора 16 сигнала опорной частоты, соединен с сигнально (счетным) входом делителя 30 частоты. Выход элемента 31 задержки соединен с входом одновибратора 35, выход которого соединен с, входом инвертора 39 и с первым выходом (выход импульсов записи) форГ ирователя 15, соединенньи с вхоом управления записью-считываникаждого блока оперативной памяти.

Выход делителя 30 частоты соединен с вторик выходом (выход тактового сигнала поспедовательной записи информации в блоке 13 магнитной записи) формирователя 15, соединенньи с входом управления последова- . тельньи выводом информации преобразователя 12 параллельного кода в последовательный и.с тактовым входои блока 13 магнитной записи. Выход инвертора 39 соединен с вторьи входом элемента И 41 и с входом элемента 33 задержки.

Выход элемента 32 зацержки соединен с входом инвертора 40, выход

S которого соединен с первым входом элемента ИЛИ 42 и с входом элемента 34 задержки. Выход последнего соединен с входом одновибратора 38, выход которого соединен с третьим

10 выходом (выход импульсов считывания с задержкой) формирователя 15, соединенным с входом управления параллельным вводом информации преобразователя 12 параллельного кода

13 в последовательный. Выход элемента -33 задержки соединен с входом одновибратора 37, выходом соединенного с четвертым выходом (выход импульсов контрольного считывания)

В формирователя 15, который соединен с входом стробирования блока 11 контроля. Выход элемента 32 задержки соединен также с пятым выходом (выход сдвинутых синхроимпульсов)

2$ формирователя 15, соединенньи с вторым входом формирователя 28 импульсов переключения блоков оперативной памяти, с первым входом элемента И 18 и с сигнально входом

55р переключателя 20 адресов. Выход элемента И 41 соединен с вторым входом элемента ИЛИ 42, выход кото. рого соединен с входом одновибратора 36. Выход последнего соединен с шестым выходом (выход импульсов разрешения) формирователя 15, соединенным с входом стробирования дешифратора 23 номеров блоков оперативной памяти.

Первый вход формирователя 28, соединенный с выходом генератора 16 сигнала опорной частоты, соединен со счетным входом счетчика 44 импульсов. Второй вход формирова43 теля 28, соединенный с пятьм выходом формирователя 15 управляющих .последовательностей импульсов соедиЭ нен с входом блока 43 выделения фронта импульсов, выход которого

55Е соединен с установочным в "0" входом счетчика 44 импульсов и с единичным установочным входом триггера 47.

Выход первого разряда счетчика 44 импульсов соединен с первым входом у элемента И 50 и с первым входом элемента И 51. Выход второго разряда .счетчика 44 импульсов соединен с вторьм входом элемента И 50 и с вхо- .

1157566 дом инвертора 49, выход которого соединен с вторым входом элемениа И 51. Выход элемента И 50 соединен с инверсным счетным входом счетчика 45 импульсов и с первым входрм элемента И 52, Выход последнего соединен с первым входом элемента ИЛИ-НЕ 46, выход которого соединен с нулевым установочным входом триггера 47, а его выход соединен с 1© вторым входом элемента И 52, выход которого соединен с выходом формирователя 28 и с единичным установочным входом триггера 48. Второй вход элемента ИЛИ-НЕ 46 соединен с третьим 1з входом формирователя 28, соединенным с выходом блока 27 сравнения. Инверсный выход триггера 48 соединен с третьж входом элемента ИЛИ-НЕ 46 и с установочным в »О» входом счет- ® чика 45 импульсов, выход третьего разряда которого соединен с С-входом триггера 48. D-вход триггера 48 соединен с шиной потенциала логического »0». И

Блоки оперативкой памяти могут быть выполнены, например, на интегральных микросхемах, представляющих собой статические оперативные запоминающие устройства определенной ем- Я кости (в зависимости от типа используемых микросхем), образующие ячейки памяти.

Для получения необходимой задержки передачи (считывания) информацион- нык сигналов буферным блоком записи в предлагаемом устройстве используются

"несколько последовательно работающих идентичных блоков оперативной памяти, например восемь блоков 2-9. Реэуль- . @y тирующее время. задержки считывания информационных сигналов получается прН этом равным произведению дли тельности интервала следования сиихроимпульсов входных параллельных кодов на число ячеек памяти одного блока оперативной памяти и ка коли" чество этих блоков.

Элемент ИЛИ 10 могут представ- лять собой (например) монтажное 39 (проводное) ИЛИ.

Предлагаемое устройство работает следующим образом.

На вторую шину 14 поступают синхроимпульсы:(фиг.2а), сопровож- .у дающие поступающие на входные ши.ны 1 в параллельном коде информационные сигналы. В течение длительности каждого синхроимпульса на информационных входах всех блоков 2-9 оперативной. памяти и на первой группе информационных входов блока 11 контроля присутствуют сигналы (значения разрядов) соответствующего входного информационного параллельного кода.

Входные информационные сигналы в параллельном коде поочередно, с интервалом следования синхроимпульсов, записываются последовательно сначала в ячейки памяти первого блока 2 оперативной памяти, затем второго блока 3 и т.д. до последнего, восьмого блока 9 оперативной памяти включительно, после заполнения которого запись вновь начинает производиться последовательно в ячейки памяти первого блока 2 оперативной памяти, затеи ,1второго 3 блока оперативной памяти и т.д. При этом в момент записи предыдущее содержимое этой ячейки памяти автоматически стирается. Таким образом, после заполнения всех восьми блоков оперативной памяти в них содержится запись массива информации, поступившей в течение определенного времени тому назад (предыстория}.

Считанная с задержкой из блоков памяти, информация формируется . на выходе преобразователя 12 из параллельного кода в последователъньй, который подается на информационный вход блока 13 магнитной записи.

Окончательная запись информации в устройстве производится блоком

13 магнитной записи. Когда возникает необходимость (например, в случае возникновения отклонения одного из параметров контролируемого обьекта за допустимые пределы) в осуществлении с данного момента времени записи информации, то по команде внешней системы блок 13 магнитной записи переводится в рабо-. чий режим записи информации, при этом на его магнитную ленту вначале записано определенное количество данных, предшествующих началу записываемого интересующего нас сообщения, хранящихся в блоках оперативной памяти, Поочередное переключение ячеек памяти s каждом блоке 2-9 one12 задержки информации незначительно сокращается, в частности, на 1/8, что допустимо с учетом сохранения высокой достоверности передачи информации блоками оперативной паияти на запись в блок 13 магнитной записи.

К контролю функционирования блоков оперативной памяти имеют от10 ношение, кроме блока tt контроля, следующие узлы.

Счетчик 17 ошибок обнуляется в момент включения нулевого адреса, т.е. в начале работы каждого блока

t5 оперативной памяти, и подсчитывает количество сбойных ячеек памяти одного блока оперативной памяти.

Элемент И 18 синхронизирует прохождение выходного сигнала счетчика 17 ошибок на установочный в первое (нулевое) состояние вход переключателя 20 адресов со сдвинутыми сннхроимпульсами.

Дешифратор 24 номеров блоков

2$ оперативной памяти и блок 25 ключей обеспечивают запись в регистр 26 памяти номера отказавшего блока оперативной памяти.

При наличии сигнала на выходе

39 блока 27 сравнения, сравнивающего хранимый в регистре 26 памяти номер отказавшего блока оперативной памяти с номером включенного блока опе- ративной памяти, формирователь 28 э выдает еще один импульс для переключения устройства ка работу со следующим блоком оперативной памяти.

В результате этой операции исключается из работы устройства отказавший блок оперативной памяти.

Формирователь 15 управляющих последовательностей иипульсов управляет работой, всех уздоз и блоков предлагаемого устройства.

4а В каждом интервале времени между фронтами двух соседних входных синхроимпульсов,поступающих в устройство по шине t4, последовательно во времени в устройстве осуществляются следующие операции.

Запись соответствующего данному

:сикхроимпульсу входного инфориационкого параллельного кода в ячейку памяти, соответствующую установленному в предыдущем интервале следования сикхроимпульсов. адресу,бло«а оперативной памяти, соответствующего,номеру заданному в данное(1157566 ративной памяти осуществляется с помощью переключателя 20 адресов, который последовательно формирует на своих выходах параллельные двоич ные коды адресов: от нулевого адреса и до адреса последней ячейки памяти. Циклы формирования кодов всех адресов непрерывно повторяются

Сигналы адресного кода поступают с выходом переключателя 20 адресов на адресные входы каждого блока 2-9 оперативной-памяти.

Поочередное переключение блоков

2-9 оперативной памяти осуществляется с помощью переключателя 22 блоков оперативной памяти, выходные сигналы параллельного двоичного кода которого дешифрируются стробируемым дешифратором 23 номеров блоков оперативной памяти. Каждый выход дешифратора 23 соединен с входом сигнала разрешения соответствующего блока оперативной памяти.

Сигнал на выходе дешифратора 23, соответствующем номеру работающего в данное время блока оперативной памяти, появляется только в отрезки времени определяемые сигналом, поступающим на вход стробировакия дешифратора 23 (фиг.2 .).

В формировании входного сигнала для переключателя 22 бло«ов оперативкой памяти участвуют дешифратор 21 первого адреса, формирователь 28 импульсов переключения блоков оперативкой памяти и элемент И 19, пропускающий выходные импульсы формирователя 28 ° который запускается каждый раз при сиене адреса, только при включении перво- . го (нулевого адреса).

При большом количестве элементов (разрядов) памяти существует вероятность отказа отдельных элементов. Поэтому буферный блок записи в предлагаемом устройстве разбит на ряд отдельных блоков 2-9 оперативной памяти работа каждого из которых непрерывно контролируется блоком 11 контроля. Если обнаруживается что в данном блоке оперативной памяти количество ячеек памяти со сбойными разрядами (с разрядами памяти, искажающими информацию) превышает допустимое значение (равное, напри- мер 32), то этот блок оперативной памяти исключается из дальнейшей работы устройства. При этом время

14

13

1157566 время переключателем 22 блоков оперативной памяти (эта операция выполняется в первой половине длительности сннхронмпульса). Контроль" ное считывание в параллельном коде только что записанных информационных сигналов из этой ячейки памяти для контроля ее состояния (эта операция производится во второй .половине длительности синхронмпульса). Смена адресов ячейки памяти (эта операция выполняется в середине интервала между синхроимпульсами). Формирование сигнала о неЮ исправности данного блока оперативной памяти в случае, если достоверность записи информации в этот блок стала ниже допустимой (эта операция по времени производится сразу же после смены адреса). Включение следующего блока оперативной памяти в случаях, если после очередной смены адреса был установлен нулевой адрес или если был сформирован сиг-, нал об отказе данного блока оперативной памяти (эта операция производится с небольшой задержкой после смены адреса). Поиск следующего исправного блока оперативной памяти (так называемый обход неисправного блока оперативной памяти . Считывание информационных сигналов из ячейки памяти, соответствующей новому адресу, т.е. считывание информации с задержкой для последующей записи ее (при необходимости) в блоке 13 магнитной записи (эта операция выполняется после завершения поиска следующего исправного блока оперативной памяти и до прихода фронта следующего синхроимпульса) .

При выполнении оперативной записи, контрольного считывания и считывания с задержкой на шестом выходе формирователя 15 управляющих последовательностей импульсов формируются импульсы включения (фиг.2 ), которые поступают через дешифратор 23 номеров блоков оперативной памяти на вход сигнала разрешения, соответствующего заданному переключателе1ч 22 номеру блока оперативной памяти, и включают его на соответ.ствующее время.

Для осуществления записи каждого очередного входного информационного параллельного кода в ячейку памяти, соответствующую установленному в данный момент адресу, на первом выходе формирователя управляющих последовательностей импульсов 15 формируются с частотой синхроимпулвсов импульсы записи (фиг.28), которые по времени расположены внутри первой половины длительности синхроимпульсов. Во время каждого иэ этих импульсов, поступающих на входы управления записью-считыванием блоков 2-9 оперативной памяти, осуществляется запись информационного параллельного кода в соответствующую ячейку памяти. Одновременно с импульсом записи на вход сигнала разрешения блока оперативной памяти, номер которого в двоичном коде установлен в данный момент на выходах переключателя 22 блоков оперативной памяти, поступает первый импульс включения с соответствующего выхода дешифратора 23 номеров блоков оперативной памяти. Сигнал на стробирующем входе дешифратора

23 и, следовательно, на любом выходе этого дешифратора показан на фиг.2а.

После окончания импульсов записи блоки оперативной памяти находятся в режиме считывания (низкий уровень сигнала, фиг.28}.

На четвертом выходе формирователя 15 управляющих последовательностей импульсов формируются с частотой синхроимпульсов импульсы кон- . трольного считывания (фиг.59), которые поступают на вход стробирования блока 11 контроля. Каждый импульс контрольного считывания по времени находится внутри второго импульса стробирования дешифратора 23, расположенного во второй половине длительности синхроимцульса (фиг.2 ) .

Во время действия импульса контрольного считывания на входе стробирования блока 11 контроля,на его первой группе информационных входов еще присутствуют данные вход. ные информационные сигналы,.а на вторую группу информационных входов блока контроля поступают только что записанные эти информационные сигналы с выходов включенного в данное время блока оперативной памяти.

В блоке 11 контроля при этом осуществляется поразрядное суммирование по модулю два входных информа15 ционных сигналов и сигналов, записанных в ячейке памяти блока опе. ративной памяти.

Если один нз символов входного параллельного кода оказывается, S записанным в блоке оперативной памяти неправильно, то сумма по модулю два этого входного символа и соответствующего ему считанного ошибочного символа не равна нулю.,» 1©

В этом случае сигналы с выхода соот ветствующего сумматора по модулю два стробируются импульсом контрольного считывания и поступают на выход блока 11 контроля. 13

Выходные импульсы блока 11 контроля подсчитываются счетчиком 17 ошибок модуль счета которого равен, например, 32. Счетчик 17 ошибок сбрасывается в нулевое состояние ЗЕ каждый раз при установке нулевого адреса, т.е. в начале цикла работы каждого блока 2-9 оперативной памяти.

В середине интервала между входными синхроимпульсами, на пятом выходе формирователя 15 управляняцих поегедовательностей импульсов формируется сигнал (фиг.23), представляющий собой сдвинутые на иолпериода синхроимпульсы. От переднего фронта каждо» Ю го сдвинутого синхроимпулъса переклю. чается переключатель 20 адресов и запускается формирователь 28 импульсов переключения блоков оперативной памяти (фиг.2 ). И

При отсутствии -сигнала на выходе блока 27 сравнения формирователь 28 выдает один импульс (первый импульс, фиг.2ф, Выходной сигнал (импульс) форми- 19 рователя 28 иоступает на вход переключателя 22 блоков оперативной памяти к на установочкьй в нулевое состояние вход счетчика 17 ошибок через элемент И 19, которве управляется 4$ выходным сигналом дешифратора 21 гервого адреса.

Следователько, переключение в следующее состояние переключателя блоков оперативной памяти и сброс 31 в нулевое состояние счетчика 17 ошибок производится только при включении первого (нулевого) адреса, т.е. при смене блоков оперативной памяти. 33

В промежутке времени . между сдвинутыа сикхроюитулъсом, а именно между окончанием формирования вы1157566 16 ходкого импульса (импульсов) формирователем 28 импульсов переключения блоков оперативной памяти и фронтом следующего входного синхроимпульса, на шестом выходе формирователя 15 управляющих последовательностей импульсов формируется третий импульс стробирования дешифратора 23 номеров блоков оперативной памяти, этот импульс поступает через дешифратор

23 на вход сигнала разрешения, соответствующего выходному коду переключателя 22 данного блока оперативной памяти 2-9, который включается для обеспечения операции считывания с задержкой.

Импульсы считывания с задержкой формируются по времени внутри длительности третьего импульса стро» бирования дешифратора 23 на третьем выходе формирователя 15 управляющих последовательностей импульсов. Им-, пульс считывания с задержкой осуществляет считывание информационных сигналов ячейки памяти, адрес которой перед этим установлен фронтом сдвинутого синхроимпульса, путем параллельной перезаписи этих сигналов в преобразователь 12 параллельного кода в последовательный. Считанкая при этом информация представляет собой предысторию поведения данного параметра, так как она записана в эту ячейку определенное время тому назад.

После прихода фронта следующего входного синхроимпулъса повторяются операция записи пришедшего одновременно с этим синхроимпульсом входного информациокного параллельного кода в ячейку памяти, задержанные информационные сигналы которой перед этим считаны, и операция контрольного считывания.

После прихода фронта сдвинутого синхроимпулъса включается адрес следующей ячейки памяти и через . некоторое время из этой ячейки памяти производится считывание задер.жанной информации для последующей (при необходимости) последовательной записи ее в блоке 13 магнитной записи и т.д.

Если же ячейки памяти данного блока оперативной памяти оказываютI ся исправными или число отказавших его ячеек памяти не превышает заданного значения,то за время цикла

"ь

1157566 работы этого блока оперативной памяти сигнал на выходе блока 27 сравнения отсутствует.

Когда на выходах переключателя

20 адресов опять имеется адрес первой ячейки п