Микропрограммное устройство управления (его варианты)

Микропрограммное устройство управления (его варианты)

Иллюстрации

Показать все

Реферат

 

1. Мжсропрограммное устройство управления, содержащее блок памяти , регистр микрок (Я4анд, счетчик адреса, мультиплексор логических условий и дешифратор , причём rpyraia выходов деш11$рато{ а является группой управлтощих выходов устройства, группа выходов кода микроопет)аций регистра MHKJpoKOMaHA соединена с группой входов дешифратора, группу выхоI доз кода пpoвёpяe в x логических усло: ВИЙ регистра микрокоманд соединена ; с группой управлякицих входов муль; тйплексрра логических условий, груп па информационных входов которого явдяется группой входов логических условий устройства, первый вход синхр (анизации устройства соединен с входом синхронизации регистра микрокоманд , группа информационных входов которого соединена с группой выходов блока памяти микрокоманд и с группой информационных входов счетчшса адреса, счетный вход которого соединен с выходом мультиплексора логических условий, третий вход синхВСЕСОЮЗНАЯ . . Е тт:т-- .

„„Я0„„11 О

СОЮЗ COBFTCHHX

СОЦИАЛИСТИЧЕ ОНИ Х

РЕСГ1УБЛИК

4(511 G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К ASTGPCHOMY СВИДЕТЕЛЬСТВУ рон из ации ус тройств а соединен с входом записи счетчика адреса, вход установки в "0" которого является входом начального пуска устройства, группа информационных выходов . счетчика адреса соединена с группой входов младших разрядов адреса блока памяти микрокоманд, о т л и ч е — . ю щ е е с я тем, .что, с целью сокращения. оборудования., оно содержит триггер, выход которого соединен с входом старшего разряда адреса блока памяти микрокоманд, вход установки в "0" триггера соединен с входом. начального пуска устройства, информационный вход и вход синхронизации триггера подключены соответственно к шине нулевого потенциала и к третьему входу синхронизации устройства, к второму входу синхронизации устройства подключен вход установки в " 1" триггера и. стробнрующий вход мульгиплексора логических условий.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (2 I) 3688447/24-24 (22) 04.01.84 (46) 30.05.85. Вюл. и 20 (72) А.Т. Иихацкий, В.Н. Петраков и А.Е. Киселев .(53) 681.325 (088.8) .(56) Иайоров С.А. и Новиков Г.И;

Принципы организации цифровых машин. Л., Иашиностроение, 1974, с. 216-218, рис. 6.9, 6.10. . Там же, с,. 215-216, рис. 6.8.

: (54). ИИКРОПРОГРАИИИОЕ-УСТРОЙСТВО УНРАВЛЕИИЯ (ЕГО ВАРИАНТЫ) . (57) 1. Иикропрограммное устройство управления, содержащее блок памяти микрокоманд,. регистр микро:команд, счетчик адреса, мультиплексор логических условий и дешифратор, р группа выходов дешифратора является группой управ-. ляющих.выходов устройства, группа выходов кода микроопераций регист ра микрокаманд соединена с группой .входов дешифратора, группа выхо дов кода проверяемых логических условий регистра ийкрокоманд соединена

: с х рунпой управляющих входов мультйплексора логических условий, rpynni информационных входов которого является группой входов логических . условий устройства, первый вход синхронизации устройства соединен

-с входом синхронизации регистра микрокоманд, группа информационных входов которого соединена с группой

/ выходов блока памяти микрокоманд и с группой информационных входов счетчика адреса, счетный вход которого соединен с выходом мультиплексора логических условий, третий вход синх2. Иикропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, мультиплексор логических условий и дешифратор, причем группа выходов дешифратора является группой .управляющих выходов устройства, группа выходов кода микроопераций регистра микрокоманд соединена с группой входов дешифратора, группа выходов кода проверяемых логических условий регист-,. .ра микрокоманд соединена.с группой управляющих входов мультиплексора логических условий, группа информационных входов которого является

1159020

35 группой входов логических условий устройства, первый вход синхронизации устройства соединен с входом синхронизации регистра микрокоманд, группа информационных входов кото-. рого соединена с гругпой выходов бло ка памяти микрокоманд и с группой информационных входов. регистра адреса, входы установки в."0" и синхронизации которого соединены соответственно с входом начального пуска устройства и с вторым входом синхронизации устройства, о т л и— ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содерИзобретение относится к цифровой вычислительной технике для построения различных программируемых управляемых устройств.

Цель изобретения — сокращение объема оборудования за счет более эффективного использования объема блока памяти микрокоманд.

На фиг. 1 представлена структурная схема предлагаемого устройства, 1О вариант; на фиг. 2 — то же, второй вариант; на фиг. 3 и 4. — временные диаграммы работы устройства соответственно по первому и BTQDoMJJ варианту. tS

Микропрограммное устройство управ ления содержит (фиг,1, 2) блок памяти. микрокоманд, регистр 2 микрокоманд, счетчик 3 адреса, триггер 4, мультиплексор 5 логических условий, дешифратор 6, вход 7 начального пуска, первый 8, второй 9 и третий

10 входы синхронизации, группу 11 входов логических условий и группу

12 выходов, регистр 13 адреса и . 25 сумматор 14.

Микропрограммное устройство управления по первому варианту работает следующим образом.

Блок 1 памяти в предлагаемом устройстве разбит на две равные части, в одной из которых закодированы операционные, а во второй — адресные части микрокоманд микропрогP BMMbl, жит сумматор, причем вход младшего разряда первой групны сумматора соединен с выходом мультиплексора логических условий, остальные входы первой группы сумматора подключены к шине нулевого потенциала,. вход старшего разряда второй группы сумматора соединен с стробирующим входом мультиплексора и является третьим входом синхронизации устройства, остальные входы второй группы сумматора.соединены с выходами регист, ра адреса, группа выходов сумматора соединена с группой адресных входов блока памяти микрокоманд.

Взаимное расположение этих частей, зависит от исходного. состояния триггера 4; при нулевом исходном состоянии триггера 4 "и соединении информационного входа с нулем — в верхней части объема памяти кодируют операционные, а в нижней — адресные части микрокоманд; при единичном исходном состоянии триггера 4 и соединении входа D с единичным логическим уровнем — наоборот.

Сигналом начального пуска (НП) счетчик 3 адреса и триггер 4 устанавливаются в нулевое состояние.

Выходное состояние счетчика 3 и триггера 4 представляют собой в этом случае адрес, по которому .выбирается нулевая линейка блока 1 памяти, где закодирована операционная часть первой микрокоманды микропрогРа мь

При этом по входу 8 устройства (на вход С;регистра 2 микрокоманд) поступает с определенным периодом синхронизирующий сигнал СИ1, Необходимое количество стробирующих сигналов и очередность их поступления определяются, например, устройством синхронизации, которое не входит в состав устройства.

Смена микрокоманд (операционной ее части) в устройстве происходит по первому стробирующему сигналу СИ1 (на входе 8. устройства). Выполне, ние микрокоманды происходит в нери1159020 4 младшие разряды остались неизменными по сравнению с адресом вы 1олняемой микрокоманды. Кроме того, на выходе блока 1 памяти в этом случае е- g установится адрес операционной части микрок манды, следующей за уют выполняемой.

При поступлении третьего стробирующего сигнала СИЗ (третий строб)

1р по входам 10 устройства (входы С счетчика 3 адреса и триггера 4) с, вйхода блока 1 памяти адрес операционной части следующей микрокоманды запиI шется в счетчик 3, при этом триггер

4 установится в исходное нулевое состояние, так как на информациокном входе триггера установлен "0" (для данного варианта устройства).

Сигнал СИЗ имеет длительность

2О значительно меньшую, чем быстродей ствие блока 1 памяти, что обеспечивает считывание в счетчик 3 адреса ад реса операционной части следующей (новой) микрокоманды по сигналу . д СИЗ до появления на выходе блока 1 операционной части этой новой микрокоманды по ее адресу.

Таким образом, на входе блока 1 установлен адрес операционной части следующей микрокоманды, т.е. адрес

"линейки", в которой закодирована операционная часть следующей микрокоманды. При этом на выходе блока 1 присутствует операционная часть этой следующей микрокоманды, которая переписывается в регистр 2 мнкрокоманд при появлении очередного сигнала СИ1 на входе 8 устройства. Цикл выбора адреса следующей

4 (за выполняемой) микрокоманды повторяется. з од между сменами мнкрокоманд (от одного СИ1 до следующего) .

После записи выходного состояния блока 1 памяти по стробу СИ1 в регистр 2 микрокоманды коды микрооп раций поступают на дешифратор 6, а коды условий (если онн присутств в операционной части выполняемой микрокоманды) — на адресный вход мультиплексора 5.

При снятии сигнала начального пуска с входа 7 и поступлении второго сигнала СИ2 (по входай 9 устройства) происходят следующие операции.

Во-первых, если выполняемая микрокоманда условная (т.е. на входе

А мультиплексора 5 присутствует сигнал) и на входы 11 поступает условие, соответствующее коду, на выходе мультиплексора 5 формируется сигнал, стробируемый СИ2. Этот сигнал, поступая на вход "+1" . счетчика 3, увеличивает содержимое последнего на единицу., Одновременно триггер 4 сигналом

СИ2 устанавливается в единичное состояние. При этом на адресный вход блока 1 памяти поступает код, старший разряд которого представляет собой выходное состояние триггера 4, а остальные разряды — выходное состояние счетчика 3 адреса, Этот код на входе блока 1 памяти

j является адресом адресной части следующей микрокоманды, т.е. он является адресом "линейки", в которой закодирован адрес операционной части следующей микрокоманды, и на выходе блока 1 памяти, следовательно.установится адрес операционной части следующей микрокоманды.

Во-вторых, если выполняемая микрокоманда не была условной (на входе мультиплексора отсутствует код условия) или условие не выполнилось (на входах 11 условий отсутствует условие) — на выходе мультиплексо. ра 5 (следовательно, на входе "+1" счетчика 3) присутствует нулевой сигнал. В результате содержимое

50 (выходное состояние) счетчика 3 ос. тается неизменным, а выходное сос-. тояние триггера 4 меняется на противоположное (по сигналу СИ2 на входе S триггера 4).

Следовательно, на адресный в .од блока 1 памяти поступит адрес, старший разряд которого поменялся, а. Устройство (фиг.2) работает следующим образом.

По сигналу начального пуска устройства, поступающему на вход установки "0" регистра 13 адреса, последний устанавливается в исходное нулевое состояние, представляющее собой адрес операционной части . микрокоманды, выполняемой первой.

Этот адрес через сумматор 14 беэ изменения проходит на вход блока 1 памяти, вызывая появление на выходе последнего операционной части микрокоманды, выполняемой пер-, вой, т.е. по указанному адресу из операционной части объема памяти выбирается линейка, в которой за1159020 кодирована операционная часть мнкрокоманды, выполняемой первой.

Так как одновременно с сигналом. начального пуска на вход записи регистра 2 микрокоманд поступает первый синхронизирующий сигнап СИ1, разрешающий запись в него, то вы.ходное состояние блока 1 памяти (операционная часть первой микрокоманды) запишется в регистр 2 микрокоманп и через дешифратор 6 поступает . на управляющие выходы 12 устройства (сигнал СИ1 поступает на вход записи регистра 2 микрокоманд извне по все время присутствия сигнала начального пуска на входе установки в "О" регистра .13 адреса и частота следования СИ1 олределяется частотой следования тактовйх нмиульсов, например, генератора тактов устройства синхронизации, не входящего в состав предлагаемого устройства).

После снятия сигнала начального пуска с входа 7 устройства на его входе 10 .появляется сигнал СИЗ, поступающий на старший разряд группы В информационных входов сум матора t4 на стробирующий вход муль. типлексора 5 логических условий.

Сигнал на вход 10 поступает извне, например с задатчика узла синхронизации, после ухода первого синхрониэирующего сигнала СИ1 (фиг 4)

В результате на выходе сумматора t4, а следовательно на входе блока 1 памяти установится новое состояние, новый адрес, отличающййся от адреса операционной части .(исходное нулевое состояние регистра 13 адреса) микрокоманды, выполняемой первой, состоянием старшего разряда.

По полученному таким .образом адресу, представляющему собой адрес .адресной части следующей микрокоманды, из адресной части объема памяти выбирается соответствующая

"линейка", в которой закодирован адрес операционной части следующей микрбкоманды, т.е, на выходе бло. ка 1 памяти получаем адрес операционной .части следующей микроко-. манды °

По переднему фронту второго синхронизирующего сигнала СИ2 на входе 9 устройства и наличии сигнала на управляющем. входе 10 уст5 ройства адрес операционной части следующей микрокоманли с выхода блока 1 записывается в регистр

13 адреса. Этот адрес через сумматор 14 воздействует на вход блокотором по этому адресу иэ операционной части объема памяти выбирается соответствующая линейка", в которой закодирована операционная часть следующей микрокоманды н на выходе блока t памяти по уходу управляющего сигнала с выхода 10 появпяется операционная часть следующей микрокоманды, которая с появлением переднего фронта нового сигнала СИ1 на входе записи регистра 2.микрокоманд запишется в него и через дешифратор 6 поступит.на управляющие выходы устройства.

25 Для выбора каждой следующей микрокоманды из блока памяти цикл формирования необходимых управляющих воздействий на вход блока 1 памяти повторяют согласно описанному.

При этом, если выполняемая микрокоманда условная (на входе А муль6 тнплексора 5 присутствует сигнал) и условие присутствует на входе мультиплексора, то с поступлением сиг35 нала по входу 10 устройства — на выходе мультиплексора .5, а следовательно, на входах первой группы входов сумматора появится сигнал, равный по длительности сигналу на входе 10. В результате к .адресу опе" рационной части выполняемой микрокоманды, поступающему на вторую группу входов суМматора, в последнем прибавится единица,а на выходе сумматора получим адрес адресной части следующей микрокоманды,.который поступает на вход блока t памяти. При этом в адресной части блока 1 памяти выбирается -по этому адресу адрес "линейки", в которой закодирован адрес операционной части следующей микрокоманды. Далее происходят действия согласно описанному алгоритму работы устройства (фиг, 2) 11 59020

>

Си1

Ги8

Рие. 8

Си!

СиЯ

И.П

Составитель Ю. Ланцов

Редактор М. Келемеш Техред А.Бабинец Корректор Л. Пилипенко

Заказ 3590/49 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул. Проектная, 4