Устройство для извлечения квадратного корня

Устройство для извлечения квадратного корня

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее первый блок памяти, первый сумматор, отличающееся тем, что, с целью расширения функциональных возможностей путем получения возможности вычисления функции || - а по мимо функции fa, оно дополнительно; содержит второй блок пймяти, первый и второй коммутаторы, второй сумматор , элемент НЕ, элемент И, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход выбора режима устройства соединен с управляющими входами первого и второго коммутаторов и первым входом элемента И, выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ пе.рвой группы и входом переноса младшего разряда первого сумматора, разрядные входы первого слагаемого которого соединены соответственно с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, вторые входы которых соединены соответственно с выходами первого коммутатора, выход старшего разряда которого соединен с первыми ВХОДАМИ элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, входом переноса младшего разряда второго сумматора и входом элемента НЕ, разрядные входы первого слагаемого второго сумматора соединены соответственно с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых соединены соответственно с выходами второго коммутатора, выход f-ro разряда первого блока памяти соединен с I-м и (l-D-M ин (Л формацио1 ными входами второго коммутатора (, п , где п разрядность операндов), адресные входы первого Плока памяти соединены соответственно с выходами первого сумматора, выход элемента НЕ соединен с вторым входом элемента И, выходы второго сумматора соединены с адресными входами второго блока памяти, вход |,-го разряда операнда устройства соединен с i-м и (I+D-M входами первого ком05 О мутатора , входы второго слагаемого о первого и второго сумматоров соединены С шиной логического нуля устройства . 00

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

Н.:СПЮЛИН (19) . (11) (sl) G 06 F. 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ва.

ГОСУДАРСТЩНИЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОЬРЕ П:НИЙ И ОТКРЫТИЙ (21) 3599403/24-24 (22) 01.06.83 (46) 07.06.85, Бюл. Р 21 (72) Ф.Б.Глезин и В.Ф.Ефимов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР 11 924702, кл. С 067 7/552, 1981 °

2. Rom"stored sine йппсйiопз yield

scfuare roots. — "Electronics", 48, У 23, 1975, р. 139 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ, содержащее первый блок памяти, первый сумматор, о т— л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем получения возмож— ности вычисления функции Д вЂ” а поР мимо функции 1о, с:но дополнительно: содержит второй блок памяти, первый и второй коммутаторы, второй сумматор, элемент НЕ, элемент И, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход выбора режима устройства соединен с управляющими входами первого и второго коммутаторов и первым входом элемента И, выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и входом переноса младшего разряда первого сумматора, разрядные входы первого слагаемого которого соединены соответственно с выходами элементов ИСКЛЮЧА10ЩЕЕ ИЛИ первой группы, вторые входы которых соединены соответственно с выходами первого коммутатора, выход старшего разряда которого соединен с первыми входами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, входом переноса младшего разряда второго сумматора и входом элемента НЕ, разрядные входы первого слагаемого второго сумматора соединены соответственно с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых соединены соответственно с выходами второго коммутатора, выход t-ro разряда первого блока памяти соединен с 1 -м и (1-1)-м информационными входами второго коммутатора (1 =1, и, где и — разрядность операндов), адресные входы первого блока памяти соединены соответственно с выходами первого сумматора, выход элемента НЕ соединен с вторым входом элемента И, выходы второго сумматора соединены с адресными входами второго блока памяти, вход 1,-ãî разряда операнда устройства соединен с -м и (1+1)-.м входами первого коммутатора, входы второго слагаемого первого и второго сумматоров соединены с шиной логического нуля устройст1160403

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах специализированных вычислительных машин. 5

Известно устройство для извлечения квадратного корня матричного типа, основанное на представлении подкоренного числа в виде суммы членов ряда последовательных нечетных чисел f1) . 10

Недостатком этого устройства является ограниченная разрядность представления числа. Увеличение разрядности влечет за собой увеличение времени вычисления в два раза за 15 счет необходимости повторных вычислений. Кроме того, при извлечении квадратного корня из мантиссы происходит уменьшение точности.

Наиболее близким по назначению щ и технической сущности к изобретению является устройство для извлечения квадратного корня, содержащее блок памяти тригонометрических функций, сумматор, сдвиговый регистр, умно- д5 житель и адресный регистр. При этом на первый вход сумматора подается сигнал, соответствующий значению подкоренного числа, на второй вход подается логическая единица, выход .сумматора соединен с входом сдвигового регистра, выход которого подключен к первому входу умножителя. Кроме того, сигнал, соответствующий значению подкоренного числа, подает-ся на вход адресного регистра, выход которого подключен к адресному входу ПЗУ, а выход ПЗУ подключен к второму входу умножителя, выход которого является выходом устройства (2) .

4О

Недостатками известного устройства являются ограниченные функцио— нальные возможности, которые не обеспечивают вычисления значений t/1-а, 45 а также необходимость специальной организации ПЗУ для адресации значениями подкоренного числа и необходимость модификации устройства при извлечении квадратного корня из числа, меньшего единицы, что приводит

50 к увеличению аппаратурных затрат и снижению быстродействия.

Цель изобретения — расширение функциональных возможностей устройства путем получения возможности вычисления функции \Л- а помимо функции Га .

Поставленная цель достигается .тем, что устройство для извлечения квадратного корня, содержащее первый, блок памяти и первый сумматор, дополнительно содержит второй блок памяти, первый и второй коммутаторы, второи сумматор, элемент НЕ, элемент И, две группы элементов HCKJI¹

ЧАЮЩЕЕ ИЛИ, вход выбора режима устройства соединен с управляющими входами первого и второго коммутаторов и первым входом элемента И, выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и входом переноса младшего разряда первого сумматора, разрядные входы первого слагаемого которого соединены соответственно с выходами элементов ИСКЛОЧАЮЩЕЕ ИЛИ первой группы, вторые входы которых соединены соответственно с выходами первого коммутатора, вьг:од старшего разряда которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, входом переноса младшего разряда второго сумматора и входом элемента НЕ, разрядные входы первого слагаемого второго сумматора соединены соответственно с выходамг элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых соединены соответственно с выходами второго коммутатора, выход < -ro разряда первого блока памяти соединен с 1 -м и (1 -1)-м информационными. входами второго коммутатора (1-1, П, где Й разрядность операндов), адресные входы первого блока памяти соединены соответственно с выходами первого сумматора, выход элемента НЕ соединен с вторым входом элемента И, выходы второго сумматора соединены с адресными входами второго блока памяти, вход 1 -го разряда операнда устройства соединен с -м и {1 +1)-м входами первого коммутатора, входы второго слагаемого первого и второго сумматоров соединены с шиной логического нуля устройства.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит блоки 1 и 2 памяти, коммутаторы 3 и 4, сумматоры 5 и б, элемент НЕ 7, элемент И 8, группы элементов ИСКЛЮЧАЮ1ДЕЕ ИЛИ 9 и 10.

Устройство работает следующим образом.

1160403 дляа (0,5 для 0,5< О<1, 5. основанным на известных тригонометри- . ческих тождествах

2 1 — cOs 2+,у 1+ с0523

ЯП c(— иС05д

2 2 10 соответственно при подстановках.

0 = рп2d. или Q= COS Ä..

Вычисление значении 6 .О з лроизво дитсн ло формуле 1- о =S л Флс sas о ° при подстановке о — сОЫ в соответствии с товлествомз ло = i-соево

Управляющий сигнал принимает значения, соответствующие логической единице при вычислении 1Га и логическому нулю при вычислении \Я-Q . 20

При вычислении значения Ко под действием управляющего сигнала выбора режима на коммутаторе 3 происходит коммутация числа 0 ..о сдвигом на один разряд в сторону старших разря- 5 дов, .что соответствует умножению на два. При этом, если a (0,5, на выходе старшего разряда коммутатора логический ноль, и на выходе сумматора 5 образуется дополнительный код числа 2д, соответствующий значению

1-2а. При этом на выходе блока 2 памяти появляется. значение угла, косинус которого равен 1-2а. На коммута-.

ВНИИПИ Заказ 3779/46 Тираж.710 Подписиое

Филиал ППП Па г.У и"ород, ул.Проектиая, 4

Извлечение квадратного корня .производится по формулам

Va = ззл - оос r.as (1-2о))

Г1 (2 или

Ка =eos - сн.сcoS (2Q-1) 2 торе 4 производится коммутация полученного кода угла со сдвигом на один разряд в сторону младших разрядов, что соответствует делению на два. При обращении полученным числом к блока 1 памяти на выходе его появля-, ется значение числа, равного Ifg .

При вычислении значения 1Га для

0,5< а(1 вычисления производятся аналогичным образом за исключением того, что на выходе сумматора 5 появляется прямой код числа, поступающего с выхода коммутатора 3 на группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 9, а на выходе сумматора 6 — обратный код числа, поступающего на входы элементов ИСКХПОЧАЮЩЕЕ ИЛИ 10.

При вычислении Г Оу номмутаторы 3 и 4 пропускают поступающие на их входы коды без изменений. Ввиду отсутствия на выходе старшего разряда коммутатора 3 сигнала логической единицы и наличия на втором входе элемента И нулевого сигнала преобразование кода на группах элементов ИСКЛЮЧАЮ-.

ЩЕЕ ИЛИ 9 и 10 и сумматорах 5 и 6 не происходит.

Таким образом, введение в устройство блока памяти, двух коммутаторов, элемента НЕ и элемента И, сумматора, двух rpyrm ИСКЛЮЧАЮЩЕЕ ИЛИ позволяет вычислять функцию 1П - а и Ча, что расширяет область применения устройства.