Устройство для контроля цифровых узлов

Устройство для контроля цифровых узлов

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор импульсов, генератор тестов, селектор , сигнатурный анализатор, блок синхронизации-, блок управления, блок памяти, блок сравнения, два элемента И, причем вькод генератора импульсов соединен с синхровходом генератора тестов и синхровходом блока синхронизации, входы установки в исходное состояние блока синхронизации , генератор тестов, блока управления , сигнатурного анализатора, проверяемого узла объединены и являются входом установки в исходное состояние устройства, группа вьтходов генератора .тестов соединена с группой входов проверяемого .узла, группы выходов которого соединены с группой информационных входов селектора, группа управлякядих входов которого соединена с группой выходов блока управлений и группой входовсчитывания блока памяти, группа выходов которого соединена с первой группой входов блока сравнения, рторая группа входов которого соединена с группой выходов сигнатурного анализатора , информационный вход которого соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхронизации, отличающееся тем, что, с целью повышения производительности контроля , в него введен .блок свертки по модулю два, элемент сложения Но модулю два, триггер, индикатор, причем группа выходов проверяемого узла соединена с группой входов блока свертки по модулю два, выход которого соединен с информационным входом селектора, управляющий вход которого соединеА с тактовым выходом блока управления, входом считьгоания блока (Л памяти, первым входом первого элемента И и первым входом элемента сложения по модулю два, второй вход которого соединен с выходом блока сравнени )ч и вторым входом первого элемента И, третий вход которого соединён с вторым вьЕкодом блока синхронизации и первым входом второго элесх мента И, второй вход которого соедио нен с вькодом элемента сложения по 4 модулю два, выход второго элемента V И соединен с синхровходом блока управления, установочньй вход устройства соединен с нулевым входом триггера, единичный вход которого соединен с выходом первого элемента И, выход триггера соединен с входом индикатора, причем блок управления содержит счетчик и дешифратор, причем установочньй вход блока управления соединен с установочным входом счетчика, скнхровход которого является синхровходом блока, группа выходов счетчика соединила с груп

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 4(5!) G 06 F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3612891/24-24 (22) 29.06.83 (46) 07.0Ь.85, Бюл. N . 21 (72) Е.И.Николаев, А.Г.Титов и Е.З.Храпко (53) 681.3(088.8) (56) 1. "Электроника", М,, "Мир", 1977, Ф 5, с. 24.

2. Патент США Ф 3573751, кл. G 06 F 11/02, опублик. 1971 (прототип) ° (54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ УЗЛОВ, содержащее генератор импульсов, генератор тестов, селектор, сигнатурный анализатор, блок синхронизаций, блок управления, блок памяти, блок сравнения, два элемента И, причем выход генератора импульсов соединен с синхровходом ге" нератора тестов и синхровходом блока синхронизации, входы установки в исходное состояние блока синхронизации, генератор тестов, блока управления, "сигнатурного анализатора, проверяемого узла объединены и являются входом установки в исходное состояние устройства, группа выходов генератора. тестов соединена с группой входов проверяемого .узла, группы выходов которого соединены с группой информационных входов селектора, группа управляющих входов которого соединена с группой выходов блока управления и группой входов считывания блока памяти, группа выходов которого соединена с первой группой входов блока сравнения, вторая группа входов которого соединена с группой выходов сигнатурного анализато„„SU„„1160417 A ра, информационный вход которого соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхронизации, о т л ич ающе е с я т,ем, что, с целью повышения производительности контроля, в него введен блок свертки по модулю два, элемент сложения rto модулю два, триггер, индикатор, причем группа выходов проверяемого узла соединена с группой входов блока свертки по модулю два, выход которого соединен с информационным входом селектора, управляющий вход которого соединей с тактовым выходом блока управления, входом считывания блока памяти, первым входом первого элемента И и первым входом элемента сложе« ния по модулю два, второй вход которого соединен с выходом блока сравнения и вторым входом первого эле- мента И, третий вход которого соединен с вторым выходом блока синхронизации и первым входом второго элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, выход второго элемента

И соединен с синхровходом блока управления, установочный вход устройства соединен с нулевым входом триггера, единичный вход которого соединен с выходом первого элемента

И, выход триггера соединен с входом индикатора, причем блок управления содержит счетчик и дешифратор, причем установочный вход блока управления соединен с установочным вхо- дом счетчика, синхровход которого является синхровходом блока, группа выходов счетчика соединфиа с груп1 пой входов дешифратора, первый выход которого является тактовым выходом блока управления, группа выходов дешифратора с второго по (tn + 1)-й является группой выходов блока управления, 2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок синхронизации содержит счетчик, дешифратор и элемент ИЛИ, причем установочный вход блока соединен с установочным входом счетчика, синхровход которого соединен с управляющим входом дешифратора и является синхровходом блока, группа выходов счетчика соединена с группой информационных входов дешифратора, выходы которого с первого по и-й соединены соответственно с входами элемента ИЛИ, выход которого является первым выходом устройства, 2 -й

160417 выход дешифратора является вторым выходом блока.

3. Устройство по и. t, о т л и— .ч а ю щ е е с я тем, что сигнатурный анализатор содержит регистр сдвига, узел свертки по модулю два, элемент задержки, причем информационный вход сигнатурного анализатора соединен с входом узла свертки по модулю два, группа входов которого соединена с первой группой выходов регистра сдвига, вторая группа выХОДОВ котОРОГО ЯВляется ГРУппой Вы ходов сигнатурного анализатора, установочный вход которого соединен с установочным входом регистра сдвига, синхровход которого соединен с выходом элемента задержки, вход которого является синхровходом сигнатурного анализатора, информационный вход регистра сдвига соединен с выходомузла сверткипо модулюдва.

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля и диагностики цифровых узлов вычислительной техники. S

Известно устройство для контроля и диагностики цифровых узлов, содержащее генератор тестов, блок памяти, сигнатурный анализатор и индикатор $1), Недостатком устройства является низкая производительность, так как для оценки работоспособности цифрового. узла необходимо вручную щупом проверить сигнатурные свертки в каждой контрольной точке. 15

Наиболее близким техническим решением к предлагаемому является устройство для обнаружения неисправностей цифровых узлов., содержащее гене- . ратор тестов, первый в юд которого 20 соединен с выходом генератора импульсов и первым входом таймера, второй вход генератора тестов соединен с первым входом блока синхронизации, вторым входом таймера, первым входом 25 сигнатурного анализатора, первым входом контролируемого узла и входом

"Запуск теста" устройства, выходы генератора тестов соединены с входами контролируемого узла, группа выходов которого соединена с первой группой входов селектора, вторая группа входов которого соединена с первой группой выходов блока синхронизации и первой группой входов блока памяти, управляющий вход которого соединен с выходом блока . синхронизации и .управляющим входом блока памяти, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом таймера, выход элемента И соединен с вторым входом сигнатурного анализатора, первая группа входов блока сравнения соединена с группой выходов сигнатурного анализатора, вторые входы блока сравнения соединены с выходами блока памяти, второй элемент И, первый вход которого соединен с вторым выходом таймера, а выход элемента И соединен с вторым входом блока синхронизации (2j.

11604

Недостатком известного устройства является низкая производительность контроля.

Цель изобретения — повышение,производительности контроля путем полу- 5 чения общей сигнатуры узла, определяющей его работоспособность, и исключения последовательного просмотра контрольньм сверток во всех точках в случае совпадения общей сигнатуры с эталоном

Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее генера-i тор импульсов, генератор тестов, 15 селектор, сигнатурный анализатор, блок синхронизации, блок управления. блок памяти, блок сравнения, два элемента- И, причем вход генератора импульсов соединен с синхровходом генератора тестов и синхровходом блока синхронизации, входы установки в исходное состояние блока синхронизации, входы установки в исходное состояние блока синхронизации, генератор тестов, блок управления, сигнатурного анализатора, проверяемого узла объединены и являются входом установки в исходное состоя! ние устройства, группа выходов гене- 36 ратора тестов соединена с группой входов проверяемого узла, группа выходов которого соединены с группой информационных входов селектора, группа управляющих входов которого соединена с группой выходов блока управления и группой входов считывания блока памяти, группа выходов которого соединена с первой группой входов блока сравнения, вторая 40 группа входов которого соединена с группой выходов сигнатурного анализатора, информационный вход которо- го соединен с выходом селектора, синхровход которого соединен с первым выходом блока синхронизации, введен блок свертки по модулю два, элемент сложения по модулю два, триггер, индикатор, причем группа выходов проверяемого узла соединена 50 с группой входов блока свертки по модулю два, выход которого соединен с информационным входом селектора, управляющий вход которого соединен с тактовым выходом блока управления, 55 входом считывания блока памяти, первым входом первого элемента И и первым входом элемента сложения по

17 4 модулю два, второй вход которого соединен с выходом блока сравнения и вторым входом первого элемента И, третий вход которого соединен с вторым выходом блока синхронизации и первым входом второго элемента И, второй вход которого соединен с выхо дом элемента сложения по модулю два, выход второго элемента И соединен с синхровходом блока управления, установочный вход устройства соединен с нулевым входом триггера, единичный вход которого соединен с выходом первого элемента И, выход триггера соединен с входом индикатора, причем блок управления содержит счетчик и дешифратор, причем установочный вход блока управления соединен с установочным входом счетчика, синхровход которого является синхровходом блока, группа выходов счетчик соединен с группой входов дешифратора, первый выход которого является тактовым вьмодом блока управления, группа выходов дешифратора с второго по (м + 1)-й (где tn — число выходов проверяемого узла) является группой выходов блока управления.

Блок синхронизации содержит счетчик, дешифратор и элемент ИЛИ, причем установочный вход блока соединен с установочным входом счетчика, синхровход которого соединен с управляющим входом дешифратора и является синхровходом блока, группа выходов счетчика соединена с группой информационных входов дешифратора, выходы которого с первого по а-й соединены соответственно с входами элемента ИЛИ, выход которого являетh ся первым выходом устройства, 2 -й вьмод дешифратора является вторым выходом блока.

Кроме того, сигнатурный анализатор содержит регистр сдвига, узел свертки по модулю два, элемент задержки, причем информационный вход сигнатурного анализатора соединен с входом узла свертки по модулю два, группа входов которого соединенс с первой группой выходов регистра сдвига, вторая группа выходов которого является группой выходов сигнатурного анализатора, установочный вход которого соединен с установочным входом регистра сдвига, campoвход которого соединен с выходом элемента, задержки, вход. котороro

1160417 является синхровходом сигнатурного анализатора, информационный вход регистра сдвига соединен с выходом узла свертки по модулю два.

На фиг. 1 представлена схема пред- 5 лагаемого устройства, на фиг. 2— блок синхронизации, на фиг. 3 — блок управления, на фиг. 4 - сигнатурный анализатор.

Устройство содержит проверяемый узел 1, генератор 2 тестов, генератор 3 импульсов, блок 4 синхронизации, блок 5 управления, сигнатурный анализатор 6, селектор 7, блок 8 памяти блок 9 сравнения, элемент

У .г

И 10, элемент 11, триггер 12, индикатор 13, элемент 14 сравнения по модулю двч, блок 15 свертки по модулю два и установочный вход 16.

Блок 4 синхронизации содержит де- 20 шифратор 17, элемент ИЛИ 18 и счетчик 19.

Блок 5 управления содержит дешифратор 20 и счетчик 21.

Сигнатурный анализатор 6 содер- жит регистр 22 сдвига, элемент 23 задержки и узел 24 свертки по модулю два.

Устройство работает следующим образом.

В начале работы устройства по установочному входу 16 поступает сигнал, который устанавливает проверяемый узел 1, генератор 2 тестов, З5 блок 4 синхронизации, блок 5 управления, сигнатурный анализатор 6 и три1 гер 12. При этом в блоке 5 управления первый выход дешифратора

20 и выход блока управления уста40 навливаются в единичное состояние, .в результате чего на выход селектора 7 поступает информация с выхода блока 15 свертки по модулю два, а с выхода блока 8 памяти — первое сло45 ,во. С первым импульсом, выработанным генератором з импульсов, на выходе генератора 2,тестов устанавливается первое диагностическое сло" во. Блок 15 свертки по модулю два S0 сворачивает многоразрядную выходную реакцию контролируемого узла в одноразрядную и через селектор 7 подает ее на информационный вход сигнатурного анализатора 6. Первыи 5S импульс генератора 3 проходит на первый выход блока 4 синхронизации

М синхровход сигнатурного анализаора 6, задерживается на элементе

3 задержки и фиксирует результат в первом разряде регистра 22 сдвига сигнатурного анализатора 6, С каждым последующим тактовым импульсом генератор 2 тестов устанавливает на своем выходе новое диагностическое воздействие, блок 15 свертки по модулю два сворачивает выходную реакцию контролируемого узла 1, а импульсы сдвига с первого выхода блока 4 синхронизации продвигают информацию в.регистре 22 сдвига, охваченном кольцами обратной связи, с несокльких разрядов регистра на вход узла 24 свертки по модулю два, последовательно соединенного с регистром 22 сдвига.

По окончании полного теста блок

9 сравнения устанавливает на своем выходе единичный уровень, если результирующее значение регистра 22 сдвига сигнатурного анализатора 6 совпадает со значением слова на выходе блока 8 памяти, и нулевой уровень в проитвоположном случае, а блок 4 синхронизации выдает с второго выхода анализирующий импульс, который поступает на входы первбго

1; и второго 10 элементов И.

На вход элемента И 11 поступают сигналы с выхода блока 9 сравнения, выхода блока 5 управления и второго выхода блока 4 синхронизации. При совпадении этих сигналов триггер 12 устанавливается в единичное состояние и индикатор 13 сигнализирует, что проверяемый узел исправен.

Если результирующая свертка сигнат. рного анализатора 6 не совпадает со значением слова на выходе блока

8 памяти, то на выходе блока 15 свертки по модулю два устанавливается единичный уровень. На входы элемента

И 10 поступают два сигнала с блока

,15 свертки по модулю два и второго выхода блока 4 синхронизации..При совпадении сигналов на входах элемента И 10 он вырабатывает импульс на переключение блока 5 управления.

В результате блок 5 управления подключает через селектор 7 первую контрольную точку к информационному входу сигнатурного анализатора 6 и выводит второе слово из блока 8 памяти .

Генератор 2 тестов вновь выдает тестовую последовательность, по

1160417 окончании которой происходит сравнение остатка сигнатурного анализатора 6 с эталонной сверткой блока 8 памяти в блоке 9 сравнения.При совпадении значений сверток устройство переходит к проверке следующей контрольной точки. При несовпадении значений сверток на выходе блока 15 свертки по,модулю два — нулевой уровень, элемент И 10 закрыт и блок 5 10 управления остается в положении, указывающем номер канала, выходная последовательность которого не совпадает с эталонной, тем самым указывая на неисправность по этому каналу

Предлагаемое устройство обеспечивает повышение производительности контроля за счет получения общей сигнатуры узла, определяющей его работо( способность, и исключения последовательного просмотра контрольных сверток во всех точках в случае совпадения общей сигнатуры с эталоном.

1160417

7,8

Фиг. Ю

Редактор О.Юрковецкая

Заказ 3780/47, Лзп

ЖЕС

Составитель Н.Торопова

Техред М. Кузьма Корректор М. Розма н

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий

113035, Москва., Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент",r. Ужгород, ул. Проектная, 4