Корреляционный измеритель времени запаздывания

Корреляционный измеритель времени запаздывания

Иллюстрации

Показать все

Реферат

 

1. КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ ВРЕМЕНИ ЗАПАЗДЫВАНИЯ, содержащий Ъумматор , первьй и второй регистры, выход первого из которых является выходом устройства, компаратор, первый вход которого является первым информационным входом устройства, второй вход компаратора подключён к шине нулевого потенциала, первый счетчик, выход переноса которого соединен со счетным входом второго счетчика, от ли чающийся тем, что, с целью повышения быстродействия, в него введены блок памяти, блок постоянной памяти, элемент ИСКЛЮЧАЩЕЕ ИЛИ, элемент задеряоси и умножитель частоты, вход которого является вторьм информационным входом устройства, выход умножителя частоты соеданен со счетным входом первого счетчика, информационные вьйсоды которого соответственно соединены с первой группой адресных входов блока постоянной памяти, с адресными входами блока памяти и информационными входами первого регистра , тактовый вход которого подключен к выходу переноса сумматора, выходы которого соответственно соедине .ны с информационными входами блока памяти, первая группа входов сумматора подключена к шине нулевого потенциала, вторая группа входов сумматора соответственно подключена к выходам второго регистра, вход переноса сумматора подключен к выходу элемента ИСКПЮЧАЩЕЕ ИЛИ, первый и второй входы которого подключены соответственно к выходам компаратора и блока постоянной памяти, вторая группа адресных входов которого подключена к информационным выходам второго счетчика, выход умножителя частоты через элемент задержки соединен с входом управления записью блока памяти и тактовым входом второго регистра, информационные входы которого соответственно подключены I к выходам блока памяти. 2. Измеритель по п.1, от ли чающийся тем что умножитель частоты содержит генератор тактовых 9: импульсов, делитель частоты, счето чик, регистр и управляемый делитель 4 частоты , выход переноса которого :о является выходом умножителя частоты, управляющие входы управляемого делителя частоты соответственно подключены к информационным выходам регистра , информационные входы которого соответственно подключены к инфориационным выходам сче;тчика, вход сброса которого объединен с TaKTOBtdM входом регистра и является входсш умножителя частоты, счетный вход i счетчика подключен к выходу делителя частоты, вход которого объедаг

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(51) 06 Р 15!336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕ П2ЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г1О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3681988/24-24 (22) 29. 12. 83 (46) 07.06.86. Бюл. У 21 (72) N.Ä. Ганкин, А.П. Кириллов, Г.Ф. Пешков, В,И. Тарарычкин, А.Н. Терентьев, О.Б. Скворцов .и Ю.И. Щетинин (53) 621.3(088.8) (56) .1. Березин С.A. и Каратаев О.Г.

Корреляционные измерительные устройства в автоматике. Л., "Энергия", 1976, с, 67.

2 ° Авторское свидетельство СССР

У 824219, кл. С 06 Р 15/336, 1981 (прототип). (54)(57) 1. КОРРЕЛЯЦИОННЫЙ ИЗМЕРИТЕЛЬ

БРЕМЕНИ ЗАПАЗДЫВАНИЯ, содержащий сумматор, первый и второй регистры, выход первого нз которых является выходом устройства, компаратор, первый вход которого является первым информационным входом устройства, второй вход компаратора подключен к шине нулево- . го потенциала, первый счетчик, выход переноса которого соединен со счетным входом второго счетчика, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в него введены блок памяти, блок постоянной памяти, элемент ИСКЛЮЧАКИ1ЕЕ ИЛИ, элемент задержки н умножитель частоты, вход которого является вторым информационным входом устройства, выход умножителя частоты соединен со счетным входом первого счетчика, информационные выходы которого соответственно соединены с первой группой адресных входов блока постоянной памяти, с адресными входамн блока памяти и информационными входами первого регистра, тактовый вход которого подклю„„SU„„116043 А чен к выходу переноса сумматора, выходы которого соответственно соединены с информационными входами блока памяти, первая группа входов сумматора подключена к шине нулевого потенциала, вторая группа входов сумматора соответственно подключена к выходам второго регистра, вход переноса сумматора подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого подключены соответственно к выходам компаратора и блока постоянной памяти, вторая группа адресных входов которого подключена к информационным выходам второго счетчика, выход умножнтеля частоты через элемент задержки соединен с входом управления записью блока памяти и тактовым входом второ-. го регистра, информационные входы

1 которого соответственно подключены к выходам блока памяти.

2, Измеритель по п.1, о т л и— ч а ю шийся тем, что умножитель частоты содержит генератор тактовых импульсов, делитель частоты, счетчик, регистр и управляемый делитель частоты, выход переноса которого является выходом умножителя частоты, управляющие входы управляемого делителя частоты соответственно подключены к информационным выходам регистра, информационные входы которого соответственно подключены к информ»ционным выходам счетчика, вход сброса которого объединен с тактовым входом регистра и является входом умножителя частоты, счетный вход счетчика подключен к выходу делителя частоты, вход которого объеди! 1 )() 3 нен с информационным «ходом упранля-(к выходv генератора тактовых импульемого делителя частоты и полкл(анен с (1(3 °

Недостатками известного корреляционного измерителя времени запазды25 вания являются относительно низкое быстродействие, что связано с одной стороны, с необходимостью выполнения большого количества операций за один цикл измерения, сложностью этих операций, а с другой — с тем, что время оценки не зависит от взаимной связи характеристик процессов. В действительности для сильносвязанных процессов это время может быть выбрано относительно ма(н(м, а для слабосвязанных процессов, например содержащкх значительную аддитивную случайную составляющую в виде шума, время измерения должно быть увеличено. Кроме того, известное устройство имеет ограниченные функциональные воэможности, поскольку не может изменять свои характеристики в зависимости от вида сигнала. Наконец это устройство имеет относительно узкий допустимый диапазон входных сигналов.

Целью изобретения является повышение быстродействия при одновременном сокращении аппаратурных затрат.

Изобретение относится к устройствам для определения времени запазды вания по положению максимума взаимно корреляционной функции и может использоваться в системах автоматического управления и измерительной аппаратуре °

Известен корреляционный измеритель времени запаздывания, содержащий блок регистровой памяти, входы !О и выходы которого соединены с входами и выходами ключей, три блока перемножителей, первые входы которых соединены с тремя последними выходами блока регистров, а выходы блоков !5 перемножителей соединены с входами блоков интегрирования, выходы которых соединены с входами блока элементов И, выходы которого соединены с первыми входами цифровых 20 компараторов, выходы которых соединены с входами элементов И, выходы которых соединены с первыми входами триггеров, выходы которых через вспомогательные элементы И соединены с входами первого и второго счетчиков, вторые входы вспомогательных элементов И соединены с выходами соответственно первого и второго элементов ИЛИ, входы которых соединены с выходами линий задержки, входы которых соединены с выходом генератора, а дополнительные выходы с входом третьего элемента

ИЛИ, выход которого соединен с управляющим входом блока элементов

И, а вход блока регистров и вторые входы блоков перемножителей соединены соответственно с первым и вторым входами устройства (1 J.

Недостатками этого устройства являются ограниченность функциональных возможностей, поскольку для его использования требуется сходный характер сигналов (исследуемый объект не должен приводить к линейному преобразованию сигналов), сложность аппаратурной реализации, постоянное время отклика, что не удобно, поскольку для сильно взаимосвязанных процессов это время может быть сокращено, а для слабо-.. связанных должно автоматически увеличиваться. Кроме того, это устройство имеет относительно узкий динамический диапазон входных сигналов.

Наиболее близким по технической сущности к предлагаемому является корреляционный измеритель времени запаздывания, содержащий компаратор, первый и второй регистры, сумматор,первый и второй счетчики, выход переноса первого счетчика соединен со счетным входом второго счетчика

t информационный вход компаратора соединен с первым входом корреляционного измерителя времени запаздывания, выходы которого соединены с выходами первого регистра (2 ).. (Указанная цель достигается тем, что в корреляционный измеритель времени запаздывания, содержащий сумматор, первый и второй регистры, выход первого из которых является выходом устройства, кампаратор, первый вход которого является первым информационным входом устройства, второй вход компаратора подключен к шине нулевого потенциала,первый счетчик, выход 10 переноса которого соединен со счетным входом второго счетчика, введены блок памяти, блок постоянной памяти, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,. элемент задержки и умножитель частоты, вход которого является вторым информационным входом устройства, выход умножителя частоты соединен . со счетным входом первого счетчика, информационные выходы которого соот-. ветственно соединены с первой группой адресных входов блока постоянной памяти, с адресными входами блока памяти и информационными входами первого регистра, тактовый вход которого подключен к выходу переноса сумматора, выходы которого соответственно соединены с информационными входами блока памяти, первая группа входов сумматора под30 ключена к шине нулевого потенциала, вторая группа входов сумматора соответственно подключена к выходам второго регистра, вход переноса сумматора подключен к входу элемента ИСКЛЮЧАКЩЕЕ ИЛИ; первый и второй входы которого подключены соответственно к выходам комнаратора и блока постоянной памяти, вторая группа. адресных входов. которого подключена к информационным выходам второго счетчика, выход умнажителя частоты через элемент задержки соединен с входом управления записью блока памяти и тактовым входом второго регистра, информационные входы которого соответственно подключены к вы ходам блока памяти.

Кроме того, умножнтель частоты содержит генератор тактовых импульсов, делитель частоты, счетчик, регистр и управляемый делитель частоты, выход переноса которого является. выходом умножителя частоты, управляющие входы управляемого делителя частоты соответственно подключены к информационным выходам регистра, информационные входы которого соотз 1160433 4 ветственно подключены к информационным выходам счетчика, вход сброса которого объединен с тактовым входом регистра и является входом умножителя частоты, счетный вход счетчика подключен к выходу делителя частоты, вход которого объединен с информационным входом управляемого делителя частоты и подключен к выходу генератора тактовых импульсов.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2— блок-схема умножителя частоты.

Корреляционный измеритель времени запаздывания содержит компаратор

1, первый регистр 2, второй регистр

3, сумматор 4, первый и второй счетчик 5 и 6,:блок 7 памяти, блок 8 постоянной памяти, умножитель 9 частоты, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент 11 задержки.

Умиажитель 9 частоты содержит генератор 1.2 тактовых импульсов,делитель 13. частоты, счетчик 14, регистр

15 и управляемый делитель 16 частоты, выход переноса которого соединен с выходом делителя 13 частоты, вход которого соединен с тактовым входом регистра 15 и входом сброса счетчика 14, счетный вход которого соединен с выходом делителя 13 частоты, представляющая собой знаковую функцию суммы первых Я гармоник. В блок 8 постоянной памяти можно также записывать выборки других знаковых функций: суммы четных гармоник, а также для нескольких функций, осуществляя выбор требуемой функции подачей кода на блок 8 постоянной памяти. Таким обрйзом, на выходе блока 8 постоянной памяти формируется последовательность у(й), которая сравнивается с знаковой функцией исследуемого сигнала X{t), формируемой компаратором 1. Сравнение осуществляется в виде суммы на модулю два элементом

ИСКЛЮЧАКЩЕЕ HJIH 10. Если знаковые функции несовпадают, на выходе элемента 10 формируется единичный логический сигнал, поступающий на сумматор 4. Сигналом с умножителя 9 частоты осуществляется также но с некоторой задержкой, достаточной для переключения счетчика 5 и определяемой элементом. 11 задержки, считывание; кода записанного в блоке 7 памяти.

Следует отметить, что в постоянном запоминающем блоке 8 функция y(i dt) записывается К раз, где К 2 1 а

5 1160433 р — разрядность счетчика 5, причем каждый раэ со сдвигом во времени.

Таким образом, при считывании из блока 8 постоянной памяти для каждого значения входного сигнала

Х(с) функция y(i аС) выбирается

К раэ с изменяющейся временной задержкой, каждый раз сравниваясь на элементе 11. Результат сравнения прибавляется к коду, зафиксирован- 10 ному в блоке 7 памяти. Хаким обра-зом, если знаковые функции сигналов

X(t) и y(i дt-j)(где j 1,..., K) совпадают по соответствующему адре-су, в блоке 7 памяти накапливается 15 код. Когда величина этого кода достигнет заданной величины, прибавление следующей единицы вход которого соединен с выходом генератора 12 тактовых импульсов и информационным 26 входом управляемого делителя .16 час,а оты, управляющие входы которого i соединены с информационными выхо- дами регистра 15, входы которого соединены с выходами счетчика 14.

Корреляционный измеритель времени запаздывания работает следующим образом.

Исследуемый сигнал подается на первый информационный вход, а опорный временной импульс — на второй информационный вход. Входной сигнал X(t) преобразуется ком1 паратором 1 в его знаковую функцию

sign X(t). Импульсный опорный сиг- 35 нал со второго информационного входа поступает на вход умножителя 9 частоты, на выходе которого формируется последовательность импульсов с частотой в М раз, превышающей часто- ® ту опорного сигнала, причем фаза выходного сигнала привязана к фазе опорного сигнала. Импульсы с умножителя 9 частоты поступают. на вход счетчика 5, импульсами с выхода 45 переноса которого переключается счетчик 6. Коды с выходов счетчиков 5 и 6 задают адрес сигнала, записанного в блоке 8 постоянной памяти. В простейшем случае там ЙФ могут быть записаны выборки знако вой функции синусного сигнала

y(i ht) = sign (singvidt)3 . Если исследуемый объект нелинейный, в сигнале Uz(t) могут присутство- 55 вать кратные гармонические составляющие,как четные, так и нечетные. ,В этом случае, для обеспечения учета четных гармоник в блоке 8 постоянной памяти могут быть записаны выборки функции

/ Я-1 1 N„i UOLTE jwdt)

g(iH)=pigskin(wist)sin еьвеи (г

2 к нему вызовет появление единичного сигнала на выходе переноса сумматора 4, что вызовет запись соответст» вующего ему кода адреса, определяющего временную задержку сигнала в регистр 2, Регистр 3 служит для промежуточного хранения ранее накопленного кода, подаваемого на сумматор 4. Естественно, что умножнтель

9 частоты должен обеспечивать коэффициент умножения М Ь.К, где Ь— число выборок функции y(i dt) за период сигнала, поданного на вход

14, т.е ° i 1

Величина М определяется коэффициентом деления делителя 13 частоты.

Поскольку предложенное устройство обеспечивает контроль эа полржением максимума в темпе поступления входных данных, а в качестве взаимно корреляционной используется функция взаимной знаковой корреляции, обеспечивается сравнительное высокое быстродействие, так как не требуется выполнять такие сложные операции, как умножение, Это обеспечивает и относительно широкий динамический диапазон входных сигналов, определяется комнаратором 1 °

Влагодаря воэможности выбора информации, записанной в постоянном запоминающем блоке 8, обеспечивается широкий выбор опорных функций, что позволяет исследовать задержки распространения в самых различных системах: линейных, нелинейных, инвертирующих, для заданной гармонической составляющей и т.д.

Поскольку накопление информации в оперативном запоминающем устройстве происходит в зависимости от взаи-, мосвязи сигналов. быстро для сильно-. коррелированных сигналов и медленно для слабокоррелированных, автоматически обеспечивается выбор времени измерения.

В исходном состоянии, в оперативном запоминающем блоке 8 должен быть записан нулевой код, что может бить обеспечено, например, подачей импульса с выхода переноса сумматора иа вход сброса, который соеди11ь l б

ВНИИПЦ Заказ 3181/48 сирая 710 доднмсиое

Фклвал ППП "Пвтамт", г.Уагород, улЛроектиаа, 4 нен с тактовым входом регистра и

BxoIIoM сброса счетчика, счетный вход которого соединен с выходом делителя частоты, вход которого соединен с выходом генератора тактовых импуль- S сов и счетным входом управляемого делителя частоты, управляющие входы

Й которого соединены с ныходами регистра, входы которого соединены с выходами счетчика.

Корреляционный измеритель времени запаздывания мо:кет использоваться в системах автоматического управления и измерительной аппаратуре.