Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее дешифратор, дервый, второй и третий регистры, первый блок памяти, первый триггер первый элемент И, первый и второй счетчики, первый и второй элементы задержки, вьтход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, вход которого соединен с выходом первого блока памяти, первый.вход которого соединен с входом первого элемента задержки, вьгход которого соединен с входом второго элемента задержки , выход первого триггера соединен с входом второго регистра и .является управляющим выходом устройства, выходы группы второго регистра являются информационными выходами . устройства, входы второго регистра являются информационными входами группы устройства, отличающееся тем, что, с целью повышения быстродействия устройства путем организации побитовой комg Fff-r- - -/i .-q I ,;... ..л .:-;-::. г; - j t-. . «rataasSKj-:поновки машинных слов заданной структуры, в него введены мультиплексоры , четвертый и пятый регистры , второй блодс памяти, блок управления , выход которого соединен .с первым входом второго счетчика и входом первого элемента задержки, выход KQToporo соединен с третьим входом второго элемента задержки, вход блока управления соединен с вторыми входами первого и второго счетчиков и является третьим управляющим входом устройства, выходы второго счетчика соединены соответственно . с первыми управляющими входами мультиплексоров и третьим входом первого блока памяти, входы W группы которого соединены с выходами первого счетчика, первый вход которого является вторым управляющим входом устройства, второй вход первого блока памяти является пер- |вым управляющим входом устройства, выходы первой и второй,групп первого блока памяти соединены соответственО ) но с входами четвертого и пятого регистров, выходы последнего соедиQD нены с входами второй группы втоi4;i рого блока памяти, выходы которого соединены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом TpeTbei o регистра, входы второй группы которого соединены с выходами соответствукмцих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвертого

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК фри С 06 Р 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ll0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3655322/24-24 (22) 24.10.83 (46) 15.06.85. Бюл. ¹ 22 (72) В.П.Дудалев, В.А.Иванов, В.А.Сертун, Г.N.Ñîëoäèõèí, В.А:Солодовников и С.А.Щебеко (53) 681.327.8(088 8). (56) 1 Дроздов Е.А., Пятибратов А.П, Основы построения и функционирования вычислительных систем. М., "Энергия", 1973, с. 173.

2. Авторское свидетельство СССР № 1008726, кл. С 06 F 3/00, 1982 (прототип) ° (54)(57) 1. УСТРОЙСТВО ДЛЯ ВВОДА

ИНФОРМАЦИИ, содержащее дешифратор, первый, второй и третий регистры, первый блок памяти, первый триггер

l первый элемент И, первый и второй счетчики, первый и второй элементы задержки, выход последнего соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, вход которого соединен с выходом первого блока памяти, первый вход которого соединен с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, выход первого триггера соединен с входом второго регистра и является управляющим выходом устройства, выходы группы второго регистра являются информационными выходами устройства, входы второго регистра являются информационными входами группы устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства путем организации побитовой ком„„SU„„11 1947 А поновки машинных слов заданной структуры, в него введены мультиплексоры, четвертый и пятый регистры, второй блох памяти, блок управления, выход которого соединен .с первым входом второго счетчика и входом первого элемента задержки, выход которого соединен с третьим входом второго элемента задержки, вход блока управления соединен с вторыми входами первого и второго счетчиков и является третьим управляющим входом устройства, выходы второго счетчика соединены соответ ственно. с первыми управляющими входами мультиплексоров и третьим входом первого блока памяти, входы группы которого соединены с выходами первого счетчика, первый вход которого является вторым управляющим входом устройства, второй вход первого блока намяти является первым управляющим входом устройства, выходы первой и второй. групп первого блока памяти соединены соответственно с входами четвертого и пятого регистров, выходы последнего соединены с входами второй группы второго блока памяти, выходы которого соединены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом третьего регистра, у . входы второй группы которого соедиЭ иены с выходами соответствующих мультиплексоров, вторые входы которых соединены соответственно с выходами дешифратора, входы которого соединены с выходами четвертого

1161947

2 регистра, выходы первого регистра соединены соответственно с входами группы мультиплексоров.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления. содержит третий элемент задержки, генератор, второй триггер, второй элемент И, третий счетчик, . дешифратор, выход которого соединен с вторым входом второго триггера, первый вход которого соединен с выхоИзобретение относится к вычислительной технике и может быть использовано в различных автоматизированных системах обработки экспериментальных данных для подготовки и ввода информации в ЭВМ.

Известно, устройство для ввода информации, содержащее вентиль управления, последовательно соединенный со счетчиком числа разрядов, блоком 10 сравнения разрядов, последовательно подключенным к дешифратору и вентилю разрешения записи, и регистром числа разрядов, а также вентиль сброса, последовательно соединенный 15 со счетчиком числа слов, блоком сравнения слов и регистром числа слов (1 j.

Недостатком этого устройства является ограниченная область приме- 20 нения вследствие возможности формирования машинного слова только из фиксированного количества входных информационных слов, содержащих строго определенное количество разрядов. 25

Наиболее близким к предлагаемому по технической сущности является устройство для ввода информации, содержащее первый, второй и третий регистры, последовательно соединенные элемент задержки, первый элемент И и первый триггер, элемент ИЛИ, первый и второй блоки сравнения, второй, третий:и четвертый элементы И, первый и второй счетчики, генератор

35 импульсов, выход которого соединен с входом второго элемента И, дешифратор, вход которого соединен с первым выходом первого регистра и первым входом первого блока сравнения, дом третьего элемента задержки, вход которого соединен с вторым входом третьего счетчика и является входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым вход м третьего счетчика и является выходом блока, выходы третьего счетчика соединены с входами дешифратора. выход которого соединен с вторым входом первого триггера и первым входом первого счетчика, второй вход которого соединен с выходом второго элемента И и первым входом второго регистра, второй выход первого регистра соединен с первым входом второго блока сравнения, второй вход которого соединен с выходом второго счетчика, первый вход которого соединен с выходом второго блока сравнения, второй вход первого блока сравнения соединен с выходом первого счетчика, блок оперативной памяти, пятый, шестой и седьмой элементы И, второй триггер, первый вход третьего регистра соединен с выходом шестого элемента И и вторым входом второго счетчика, первый выход третьего регистра соединен с его вторым входом, третий вход соединен с выходом пятого элемента И, первый вход которого соединен с первыми входами второго счетчика и второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом генератора импульсов, первый вход блока оперативной памяти соединен с входом элемента задержки, вторым входом второго регистра и является первым управляющим входом устройства, второй вход блока оперативной памяти является вторым управляющим входом устройства, а выход блока оперативной памяти соединен с входом второго регистра, третий выход которого соединен с вторым

47 4 ции побитовой компоновки машинных

f0,ка соединены соответственно с nepl ляющим входом устройства, выходы

;нены с входами второй группы второ,го узла памяти, выходы которого сое3 11619 входом пятого элемента И, четвер- тем сдвига, что ограничивает функциотый выход соединен с первыми входа- нальные возможности устройства. ми третьего и четвертого элемен- Цель изобретения — повышение бысттов И, вторые входы которых соеди- родействия устройства путем организанены с входами второго триггера 5 и выходами элемента ИЛИ, первый слов заданной структуры. вход которого соединен с выходом Поставленная цель достигается тем, блока сравнения разрядов, а второй что в устройство для ввода информавход элемента ИЛИ соединен с вы- ции, содержащее дешифратор, первый, ходом седьмого элемента И, первый второй и третий регистры, первый блок вход которого соединен с выходом памяти, первый триггер, первый элеэлемента задержки, а второй вход мент И, первый и второй счетчик, седьмого элемента И соединен с первый и второй элементы задержки, выходом дешифратора и вторым вхо- выход последнего соединен с первым дом первого элемента И, второй . 5 входом первого элемента И, второи вход второго регистра является ин- вход которого соединен с выходом формационным входом устройства, первого триггера, вход которого соепервый выход соединен с третьим динен с выходом первого блока памяти; входом третьего элемента И, второй первый вход которого соединен с вховыход соединен д соед нен с третьим входом чет- 20 дом первого элемента задержки, выход вертого элемента И, а выходы третье- которого соединен с входом второго го и четвертого элементов И соедине- . элемента задержки, выход первого ны с четвертым и пятым ертым и пятым входами триггера соединен с входом второго третьего регистра соотв истра соответственно

9 регистра и является управляющим выходом устройства, выходы группы втовыхоД пеРвого тр ггеРа соеДинен с 25 рого регистра являются и фор а ционными выходами устройства, входы выход третьего регистра является второго регистра являются информаст ойства (2 ). ционными вхоцами группы устройства, анного устройства дополнительно введены мультиплексоявляется отсутствие возможности фоРмиРованиЯ машинных слов, деРжа- второй бло памяти, блок авления, щих измерительные. параметры, состав- вы од которого соединен с первы ные части которых расположены в входом второго счетчика и входом одном канале информационного кадра. первого элемента задержки, в од

Кроме того, данное устройство 5 которого соединен с третьим входом позволяет формировать машинные слова, второго блока памяти, второй вход содержащие измерительные параметры которого соединен с входом второго

1 только в том случае, если их сос- элемента задержки, вход блока управтавные части поступают последователь-. ления соединен с вторыми входами но, т.е, отсутствует чередование 40 первого и второго счетчиков и явпоступления составных частей во вход- ляется третьим управляющим входом ном потоке данных принадлежащих раз- устройства„(выходы второго счетчиным параметрам. Если такое чередова- ние существует, то необходимо после выми управляющими входами мультикомпоновки соответствующих парамет- 45 плексоров и третьим входом первого ров записывать новую программу редак- блока памяти, входы группы которотирования в блок оперативной памяти го соединены с выходами первого и осуществлять повторный прогон счетчика, первый вход которого входного массива данных с целью ком- является вторым управляющим входом поновки других измерительных парамет-50 устройства, второй вход первого ров, что приводит к резкому снижению узла памяти является первым управбыстродействия устройства, При этом отсутствует возможность компоновки первой и второй групп первого блоt измерительных параметров, состав- ка памяти соединены соответственно ные части которых не имеет ."компакт- 55 с входами, четвертого и пятого рекой" упаковки в каналах кадра, посколь- гистров, выходы последнего соедику формирование параметров в данном устройстве осуществляется только пу947 6

1161

Таблица 1

Разряды канала

1 3 I 1

Номер канала информационного кадра

П2 П1

П2 б п г

П1/

П1

П2/

Э динены с входами первой группы третьего регистра, выходы которого соединены с входами первой группы второго блока памяти и входами группы второго регистра, вход которого соединен с входом третьего регистра, входы второй группы которого соединены с выходами соответствующих мультиплексоров, вторые входы которых соединены соответст- 10 венно с выходами дешифратора, входы которого соединены с выходами четвертого. регистра, выходы первого регистра соединены соответственно с входами группы мультиплексо- 15 ров.

Блок управления содержит третий элемент задержки, генератор, второй триггер, второй элемент И, третий счетчик, дешифратор, вы- 20 ход которого соединен с вторым входом второго триггера, первый вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым вхо- 25 дом третьего счетчика и является входом блока, выход генератора и выход второго триггера соединены соответственно с первым и вторым входами второго элемента И, 30 выход которого соединен с первым входом третьего счетчика и является выходом блока, выходы третьего счетчика соединены с входами дешифратора

На фиг. 1 приведена структурная схема предлагаемого устройства для И ввода информации; на фиг. 2 — структурная схема блока управления.

Устройство (фиг. 1) содержит первый регистр 1, мультиплексоры 2,второй регистр 3, третий регистр 4,пер- 4О вый счетчик 5, второй счетчик 6, первый блок 7 памяти, четвертый регистр 8, пятый регистр 9, дешифратор 10, второй блок 11 памяти, триггер 12, элемент И 13, первый элемент 14 задержки, второй элемент 15 задержки, блок 16 управления, информационный вход 17, первый управляющий вход 18, второй управляющий вход.19, третий управляющий вход 20, информационный выход 21, управляющий выход 22.

Блок 16 управления содержит элемент 23 задержки, триггер 24, генератор 25, элемент И 26, счетчик 27, дешифратор 28, вход 29, выход 30, Устройство работает следующим образом.

На вход .17 устройства поступает цифровая информация в виде периодической последовательности информационных каналов, образующих определенный кадр, а также служебная информация "Начало кадра" (вход 19) и сигналы сопровождения информационных каналов (вход 20). Разрядность слова информационного канала равна п, поэтому в каждом канале может быть размещено от 1 до tn измеряемых параметров или их частей.

При этом расположение частей параметров как в каналах, так и в кадре может быть произвольным. В качестве примера рассмотрим работу устройства при подготовке для ввода в ЭВМ . двух параметров П1 и П2, расположенных в 1, 2 и 13-м каналах информационного кадра.

В табл,1 приведено расположение частей параметров П1 и П2 в соответствующих разрядах информационных каналов; в числителе указан номер параметра, в знаменателе — номер его разряда в выходном слове устройства, 3 4 ... -1! 161947

Продолжение табл,1

Разряды канала

2 3 ) 4

П1

1 и>/ формационного канала щих слов следующей ры: управляюструкту—

Адрес буфера (номер параметра) Номер разряда параметра

Признак конца формирования параметра (t бит) блока 7 памяти имее г следующий вид:

Структура адреса

Номер разряда канала

Номер канала ра программы подготовки данных, записанная в первый блок 7 для параметров П1 и П2, соответствующих табл.

Таблица 2.

Содержание ячеек ОЗУ

П1

Н2

П1 ш

П2

2 ш-1

П1

В блок 7 памяти заносится программа подготовки данных в виде соответствующих каждому разряду инПри этом номер канала составляет старшие разряды адреса блока 7, а номер разряда канала - его младшую ,Часть. В табл. 2 приведена структуАдрес ОЗУ

Номер канала Номер разряда Адрес канала буфера

П2 /

Н2 /

Номер разряда Признак параметра

1161947

Продолжение табл,2

Адрес ОЗУ

Признак

Номер разряда параметра

Адрес буфера

П1

13

П2

14

Номер канала Номер разряда канала

В исходном состоянии второй блок 11 памяти очищен, а в первом блоке 7 памяти находится программа подготовки данных, которая может быть записана из 3ВМ (вход 18) или с пульта управления. На вход 17 .устройства поступает поток экспериментальных данных произвольной 30 структуры (в зависимости от типа источника информации), а также синхроимпульсы сопровождения (вход 20) и признак "Начало кадра" (вход 19), который осуществляет обнуление счет- 35 чика 5. Синхроимпульс сопровождения

1-го канала прибавляет единицу в счетчик 5, обнуляет счетчик 6 и запускает блок 16 управления, который вырабатывает пачку, состоящую 40 из m импульсов, следующих с определенной частотой. Первый импульс пачки прибавляет единицу в счетчик 6

1 и осуществляет обращение к блоку 7 no адресу, сформированному в счет- 45 чиках 5 и 6. Содержимое первой ячейкиблока 7 считывается в регистры 8, 9 и триггер 12. По содержимому регистра 9, которое является номером параметра П1, осуществляется обра- 50 щение к блоку 11 первым импульсом пачки, задержанным на определенную величину на первом элементе 14 задержки. Содержимое ячейки блока 11 по адресу П1 (в данном случае ну- 55 левое). считывается в регистр 3.

Код первого разряда первого канала, хранящийся в счетчике 6, разреСодержание ячеек ОЗУ шает выборку первых разрядов на всех мультиплексорах 2,. а содержимое регистра .8 через дешифратор 10 осуществляет выборку соответствующего мультиплексора, в данном случае n -ro (по табл. 1).

Таким образом, первый разряд входного регистра попадает в п-й разряд регистра 3 н запоминается там. Первый импульс пачки, пройдя второй элемент 15 задержки, осуществляет обращение к блоку 11 по тому же адресу П1 для запоминания содержимого регистра 3. Второй импульс пачки осуществляет модификацию адреса блоку 7 путем прибавления единицы в счетчик 6 и осуществляет считывание содержимого второй ячейки блока 7 и соответствующей ячейки блока 11. Поскольку, согласно табл. 1, второй разряд первого канала не выбирается, содержимое регистра 8 должно быть равно нулю и, следовательно ни один из мультиплексоров не выбирается. Третий импульс пачки прибавляет единицу в счетчик 6, и далее работа устройства проходит указанным образом. При этом согласно табл. 1 регистр .9 содержит код адреса П 2, счетчик 6 — код "3", а регистр 8— ев юю код 2 и, следовательно, содержимое третьего разряда регистра 1 через соответствующий мультиплексор поступает на вход второго р азряда регистра 3 и запоминается, По с7 12 гистра 3, и нулевое значение кода записывается в блок 11 по адресу П

П1

Таким образом, подготавливается соответствующая ячейка для формирования данного параметра в следующем информационном кадре ° Аналогично работает устройство при формировании остальных параметров.

Устройство позволяет осуществить любую произвольную перекомпоновку информационного кадра в соответствии с заданной программой.

Блок 16 управления работает следующим образом.

Поступающий на вход 29 синхроимпульс (СИ) сопровождения канала устанавливает счетчик 27 в нулевое состояние, а задержанный на элементе 23 задержки синхроимпульс устанавливает триггер 24 в единичное состояние и частота генератора 25 начинает поступать на счетный вход счетчика 27 и на выход 30 схемы управления. Когда содержимое счетчика 27 станет равным rn, сигнал с выхода дешифратора 28 сбрасывает в "0" триггер 24, и поступление импульсов на выход схемы управления прекращается.

Таким образом, на каждый СИ схема управления выдает пачку из М импульсов.

Устройство подключается к каналам (мультиплексному или селекторному) ввод-вывода ЭВМ и производит в отличие от устройства-прототипа рациональную, плотную "упаковку" машинных слов, содержащих совокупность заданных параметров определенной структуры из входных слов раз» личной структуры и разрядности для последующего ввода в ЭВМ, что поз-. воляет осуществить эффективную за-, грузку памяти ЭВМ при обработке экспериментальной информации и разгрузить процессор от непроизводительных операций по предварительной подготовке данных.

11 116194 ле этого содержимое регистра 3 отправляется в память по адресу П2.

Четвертый импульс пачки снова осуществляет модификацию адреса первого канала, При этом согласно

5 табл. 1 в регистре 8 оказывается код "1", в счетчике 6 — код "4", а в регистре 9 — код П1, и содержимое блока 11 по адресу П1 поступает в регистр 3, после чего содержимое

4-ro разряда регистра 1 поступает для запоминания в первый разряд регистра 3, содержимбе которого затем снова запоминается в УП 11 по адресу П1. Аналогично устройство работает по остальным разрядам канала, С наступлением второго канала его информация запоминается в регистре 1, а сопровождающий канал синхроимпульс прибавляет единицу в счетчик 5, обнуляет счетчик 6 и вновь запускает блок 16 управления. Работа устройства с вторым каналом аналогична указанной. С поступлением тринадцатого канала и перезаписи

его первого разряда в третий разряд регистра 3 заканчивается формирование параметра П1, в 1-м, З-м, 4-м и и -м разрядах которого размещены соответственно 4-й разряд первого

I канала, 1-й разряд 13-го канала, rn-й разряд второго канала и первый разряд первого канала. Окончание формирования параметра определяется специальным признаком, считываемым из блока 7. Содержимое этого раэря35 да запоминается на триггере 12. Если, содержимое триггера 12 равно единице, то формирование параметра закончено и соответствующий импульс пач40 ки с выхода второго элемента 15 задержки через элемент И 13 переписывает содержимое регистра 3 в регистр 4 и поступает на управляющий выход 22 устройства в качестве импуль.45 са сопровождения информации параметра П1, поступившего на информационный выход 21 устройства. Этот импульс осуществляет также обнуление ре1161947

t163947

< 4 ф4