Логарифмический преобразователь

Логарифмический преобразователь

Иллюстрации

Показать все

Реферат

 

ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый управляемый делитель напряжения, соединенный сигнальным входом с выходом источника опорного напряжения, а выходом - с первым входом суммирующего усилителя подключенного выходом к входу масштабного усилителя, выход которого является выходом преобразователя , второй управляемый делитель напряжения, сигнальный вход которого является входом преобразователя , о тличающийс я тем, что, с целью повышения стабильности .и разрешакяцей :пособности преобразователя, в него введены дешифратор, статический вычитатель единицы из кода и аналого-цифровой преобразователь, соединенный входом с выходом масштабного усилителя , а выходами - с входами дешифратора и статического вычитателя . единицы из кода, выходы которых подключены соответственно к управляющимвходам второго и первого управсл ляемых делителей напряжения, причем выход второго управляемого делителя напряжения соединен с вторьт входом суммирующего усипителя.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 4(511 С 06 С 7/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

:В

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2950440/ 18-24 (22) 27,06.80 (46.) 15. 06. 85. Бюл. К 22 (72) P.Â. Галиев, В. Э. Штейнберг и В.P.Tîëîêíîâñêèé (53) 681. 335 (088. 8) (56) 1. Авторское свидетельство СССР

В 426234., кл. G 06 G 7/24, 1972.

2. Авторское свидетельство СССР

У 705470, кл. G 06 G 7/24, 1977.

3. Авторское свидетельство СССР . Ф 653619, кл. G 06 G 7/20, 1977 (прототип) . . (54) (57) ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗО-:

ВАТЕЛЬ, содержащий первый управляемый делитель напряжения, соединен. ный сигнальным входом с выходом источника опорного напряжения, а выходом — с первым входом суммирующего усилителя подключенного выходом к входу масштабного усилителя, выход которого является выходом преобразователя, второй управляемый делитель напряжения, сигнальный вход которого является входом преобразователя, о т л и ч а ю щ и й— с я тем, что, с целью повышения стабильности .и разрешающей способности преобразователя, в неГо введены дешифратор, статический вычитатель единица из кода и аналого-циф— ровой преобразователь, соединенный входом с выходом масштабного усилителя, а выходами — с входами дешифратора и статического вычитателя единицы из кода, выходы которых подключены соответственно к управляю— щим входам второго и первого управляемых делителей напряжения, причем выход второго управляемого делителя напряжения соединен с вторым входом суммирующего усилителя.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах, решающих устройств ах, измерительных и моделирующих системах.

Известен логарифмический преобразователь, .содержащий управляемые делители напряжения, логарифмирующий блок, блок управления, пороговый блок, суммирующий усилитель и источник опорного напряжения (1) .

Недостатками этого преобразователя являются понюкенные стабильность и разрешающая способность.

Известен логарифмический преобразователь, содержащий пороговые элементы, управляемые делители напряжения, логарифмический блок, ключи, источник опорного напряжения и суммирующий усилитель (2).

Недостатками данного преобразователя являются пониженные стабильность и разрешающая способность, а также сложность технической реализации при работе в широком диапазоне входных сигналов.

Наиболее близким к предлагаемому является логарифмический преобразователь, содержащий первый управляе.мый делитель напряжения, соединенный сигнальным входом с выходом источника опорного напряжения, а выходом— с первым входом суммирующего усилителя, подключенного выходом к входу масштабного усилителя, выход которого является выходом преобразователя, причем сигнальный вход второго управляемого делителя является входом преобразователя и соединен с входом порогового блока, подключен ного выходами к управляющим входам первого и второго управляемых делителей напряжения, а выход второго управляемого делителя напряжения соединен через логарифмирующий блок с вторым входом суммирующего усилителя f3) .

Однако такой преобразователь также отличается пониженными стабильностью и разрешающей способностью, что обусловлено использованием в его составе логарифмического блока, отличающегося высокими значениями температурной и временной нестабильности входящих в блок диодов, а также узким, заранее определенным диапазоном входных сигналов, 61964 г в котором выдерживается логарифмическая зависимость.

Цель изобретения — повышение стабильности и разрешающей способности преобразователя. преобразователя.

26

ЗО

Поставленная цель достигается тем, что н логарифмический преобразователь, содержащий первый управляемый делитель напряжения, соединенный сигнальным входом с выходом источника опорного напряжения, а выходом— с первым входом суммирующего усилителя, подключенного выходом к входу масштабного усилителя, выход. которого является выходом преобразователя, второй управляемый делитель напряжения, сигнальный вход которого является входом преобразователя, введены дешифратор, статический вычитатель единицы из кода и аналого-цифровой преобразователь, соединенный входом с выходом масштабного усилителя, а выходами — с входами дешифратора и статического вычитателя единицы из кода, выходы которых подключены соответственно к управляющим входам второго и первого управляемых делителей напряже- . ния, причем выход второго управляемого делителя напряжения соединен с вторым входом суммирующего усилителя. .1а чертеже изображена блок-схема логарифмического преобразонателя.

Логарифмиче ский преобразователь содержит первый управляемый делитель 1 напряжения, соединенный сигнальным нходом с выходом источника 2 опорного напряжения, а выходом — с первым входом сУммирующего усилителя 3.. Усилитель 3 подключен вторым входом к выходу второго управляемого делителя 4 напряжения, а выходом - к входу масштабного усилителя 5. Выход усилителя 5 является выходом логарифмического преобразователя и соединен с нходом аналого-цифрового преобразователя 6.

Выходы преобразователя 6 подключены к входам дешифратора 7 и статического вычитателя 8 единицы из кода, выходы которых соединены соответственно с управляющими входами второго 4 и первого 1 управляемых делителей. Сигнальный вход делителя 4 является входом логарифмического дц п а х- е П дн (и+ 1 дц а а е -е

Ч Ч

15 х

q = @fan Q, (q-11+ (2) Составитель С. Казинов

Редактор Е. Копча Техред A.Кикемезей Корректор Л. Бескид

Заказ 3971/52 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Ужгород, ул.Проектная, 4 з 1161

В о си о в у работы ло гарифмиче ско го преобразователя положена полигональная аппроксимация функции у=а3ох., (где а — константа) с равномерным шагом разбиения по оси ординат. Для упрощения рассматривается аппроксимация логарифмической функции в первом квадранте. При этом уравнение

g-ro линейного отрезка, проходящего через М1-й и (0+1)-й узлы аппроксима- 10 ции, имеет вид

Указанное выражение (1) дополнительно упрощается, если принять ду=аЬ2, и приводится к виду

Полученное выражение (2) реализу-. 25 ется следующим образом..

Аналого-цифровой преобразователь 6 определяет номер ц-ro участка аппрокснмации, соответствующий данному входному напряжению Х, подаваемому на вход логарифмического преобразователя. Шаг квантования преобразователя 6 выбирается равным ду=аЬ12.

Ст.атический вычитатель 8 единицы из кода выдае.т код (й-1) на управ35 ляющие входи первого управляемого

:делителя. 1 напряжения, коэффициент передачи которого пропорционален управляющему коду. Напряжение источника 2, умноженное на (Ь-1) в де40 лителе 1, подается на первый вход суммирующего усилителя 3 в виде первого слагаемого в квадратных.. скобках выражения (2).

Входное напряжение Х поступает

45 на сигнальный вход второго делителя 4, коэффициент передачи которого обратно пропорционален коду на его управляющих входах. Выходное напряг

964 4 жение делителя 4, представляющее второе слагаемое в квадратных скобках выражения (2), поступает на второй вход суммирующего усилителя 3., Формирование управляющего кода 2 для делителя 4 производится дешифратором 7, выходы которого являются разрядами двоичного кода для делителя 4, т.е., например, при коде

11=0 на всех выходах дешифратора 7 присутствует нулевой уровень, при

Ц=1 появляется единичный уровень на первом выходе 2 и т.д. Таким

I образом, при помощи дешифратора 7 и делителя 4 производится деление Х на величину 2".

Выходное напряжение суммирующеro усилителя З,.представляющее выражение в квадратных скобках соотношения (2), умножается на масштабный коэффициент а 0h 2 при помощи масштаб. ного усилителя 5 и подается на выход логарифмического преобразователя и на вход преобразователя 6,определяющего текущий номер .h участка апрроксимации.

В том случае, когда, например, необходимо выполнять логарифмическое преобразование i вида у=аЬ (ЪХ+1), (где a, b — константы), то на входе преобразователя может быть включен дополнительный суммирующий усилитель. первый вход которого, подключен к выходу дополнительного источника опорного напряжения, а второй вход сое- . динен через дополнительный масштабный усилитель (осуществляющий умножение на масштабный коэффициент b ) с шиной ввода аргумента Х.

Предлагаемый преобразователь за счет исключения нелинейного логарифмирующего блока существенно повышает стабильность и разрешающую способность преобразования, причем для каждого двухкратного увеличения числа участков аппроксимации в преобразователе требуется добавление всего одного двоичного разряда в цифровые узлы и управляемые детали.