Устройство для суммирования частотных импульсных последовательностей

Устройство для суммирования частотных импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧАСТОТНЫХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ , содержащее первый и второй импульсные регулируемые элементы , первый блок вычитания, первый блок умножения, первый реверсивный счетчик, первый преобразователь код-частота, причем первые выходы первого и второго импульсных регулируемых элементов соединены соот- . ветственно с первыми входами первого и второго элементов И соответствующих групп, вторые входы первых элементов И первой и второй групп соединены с входами положительных знаков первых составляющих соответственно первого и второго слагаемых. устройств, вторые входы вторых элементов И первой и «торой групп соединены с входами отрицательных зна .ков вторых составляющих соответственно первого и второго слагаемых устройств, выходы первого и второго элементов И первой группы соединены с первыми входами первых элементов ИЛИ соответственно первой и второй групп, выходы первого и второго элементов И второй группы - с вторыми входами первых элементов ИЛИ соответственно первой и второй групп, выходы которых соединены соответственно с входами уменьшаемого и вычитаемого первого блока вычитания, вы ходы положительного и отрицательного результатов которого соединены соответственно с первым и вторым входами первого элемента ИЛИ третьей группы, выходы разрядов первого реверсивного счетчика соединены с соответствующими входами первого преобразователя код-частота, выход которого соединен с входом первого сомножителя первого блока умножения (Л и является выходом первой составляющей результата устройства, о т л и 1ающееся тем, что, с целью повышения быстродействия, в него введены селекторш.1е блоки, Д 2п-2)импульсных регулируемых элементов пчисло составляющих каждого слагаемого . ,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

2 А (19) (И) qgI) С 06 С 7/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 2807774/18-24 (22) 27.07.79 (46) 23. 06. 85. Бюп. Р 23 (72) Г. О. Паламарюк (71) Рязанский радиотехнический институт (53) 681.3(088 ° 8) (56) Авторское свидетельство СССР

II 217047, 1965.

Паламарюк Г.О. Комбинированные вычислительные устройства. Рязань, 1975, с.98.

Авторское свидетельство СССР

9 762010, кл. G 06 G 7/14, 1978. (54)(57) 1. УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧАСТОТНЫХ ИМПУЛЬСНЫХ ПОСЛЕДОВА. ТЕЛЬНОСТЕЙ, содержащее первы,1 и второй импульсные регулируемые элементы, первый блок вычитания, первый блок умножения, первый реверсивный счетчик, первый преобразователь код-частота, причем первые выходы первого и второго импульсных регулируемых элементов соединены соот- . ветственно с первыми входами первого и второго элементов И соответст. вующих групп, вторые входы первых элементов И первой и второй групп соединены с входами положительных знаков первых составляющих соответственно первого и второго слагаемых. устройств, вторые входы вторых элементов И первой и торой групп соединены с входами отрицательных зна- . .ков вторых составляющих соответственно первого и второго слагаемых устройств, выходы первого и второго элементов И первой группы соединены с первыми входами первых элементов

ИЛИ соответственно первой и второй групп, выходы первого и второго элементов И второй группы — с вторыми входами первых элементов ИЛИ соответственно первой и второй групп, выходы которых соединены соответственно с входами уменьшаемого и вычитаемого первого блока вычитания, выходы положительного и отрицательного результатов которого соединены соответственно с первым и вторым входами первого элемента ИЛИ третьей группы, выходы разрядов первого реверсивного счетчика соединены с соответствующими входами первого преобразователя код-частота, выход которого соединен с входом первого сомножителя первого блока умножения и является выходом первой составляющей результата устройства, о т л и- С а ю щ е е с я тем, что, с целью

И повышения быстродействия, в йего вве- дены селекторные блоки,, (2п-2) импульсных регулируемых элементов h— число составляющих каждого слагаемого, (2n-1) групп элементов И, эле- ф менты ИЛИ первой, второй, третьей (Я и четвертой групп, первая и вторая фф группы триггеров, (п-1) реверсивных счетчиков, (n --I) преобразователей р код-частота, (n-1) блоков умножения, (n-1) блоков нормализации модуля, (n-1) блоков нормализации знака, элемент ИЛИ, при этом входы j-х составляющих первого и второго слага- фв емых устройств соединены с входами соответственно (2j-1)-ro и 2j-го импульсных регулируемых элементов (1=1 ...,п),,вторые входы которых объединены и являются входом соответствующей j-й составляющей нулевого коэф1163332 ициента устройства, входы г-х составляющих (=),, n) tn-ro и и-ro коэффициентов устройства соединены с соответствующими входами соответственно (21-1). го и 2 -ro импульсных регулируемых элементов, K --е выходы (28-1)-го и 2P-ro (К=I,...,,п-g +I, 3 2,...,п)импульсных регулируемых элементов соединены с первыми входами (2К-1}-ro и 2К-ro элементов И соответствующих (21-1)-й и 20-й групп, f-e выходы первого и второго импульсных регулируемых элементов соединены с первыми входами (21-1)-ro и 21-го элементов И соответственно первой и второй групп, выходы (21-1) -ro u

2f-го элементов И первой группы соединены с первыми входами элементов

ИЛИ, соответственно первой и второй групп, выходы (2t-I)-го и 2(-го элементов И второй группы соединены с вторыми входами соответствующих t -õ элементов ИЛИ первой и второй групп, выходы (2К-I)-го и 2К-ro элементов

И (21-1)-й группы соединены с соответствующими номеру группы входами

2-х элементов ИЛИ соответственно первой и второй групп, выходы (2К вЂ” 1)-ro и 2К-го элементов И 2f-й группы соединены с входами 3-х элементов ИЛИ соответственно первой и второй групп, вторые входы (21(-I)-х элементов И первой и второй групп соединены с входами положительных знаков 3 --х составляющих соответственно первого и второго слагаемых устройства, входы 2К-х элементов И первой и второй групп соединены с.входами отрицательных знаков 3-х составляющих первого и второго слагаемых устройства, выходы t-x элементов ИЛИ первой и второй групп соединены с входами уменьшаемог6 и вычитаемого соответствующих 8 -х блоков вычитания, выходы положительного и отрицательного результатов которых соединены соответственно с первым и вторым входами

8-го элемента ИЛИ третьей группы, выб ход 1 -го элемента ИЛИ третьей группы соединен с входом уменьшаемого соответствующего селекторного блока, вход вычитаемого которого соединен с выходом результата соответствующего .блока умножения, третьи входы (†.х элементов ИЛИ третьей группы соединены соответственно с выходами переноса соответствующих (к-1)-х селекторных блоков, выходы положительной и отрицательной последовательностей

j-го селекторного блока соединены соответственно с входами сложения и вы-. читания j ãо реверсивного счетчика, выходы .разрядов 3-го реверсивного .счетчика соединены с соответствующими входами 1-ro преобразователя код-частота, выход которого соединен с входом первого сомножителя I. -го блока умножения и является выходом

6-л составляющей результата устройства, вторые входы j--х блоков умножения являются входами соответственно j-x составляющих импульсной последовательности устрейства, третьи входы — входами j-х составляющих нулевого коэффициента устройства, выходы сигналов положительного и отрицательного переносов 5 --х реверсивных счетчиков соединены с установочными входами соответствующих триггеров первой группы, первый установочный вход ((-1)-ro триггера второй группы соединен с выходом соответствующего триггера первой группы и с первым входом управления соответствующего блока нормализации модуля, второй установочный вход (f-1 )-го триггера второй группы соединен с выходом соответствующего элемента ИЛИ четвертой группы, выход (1-1 )-ro триггера второй группы соединен с первым входом управления соответствующего блока нормализации знака, первые входы (2(t -1) -1) -ro и 2(k — I) -го элементов И(2п+1) -й группы соединены с выходами соответственно положительного и отрицательного знаков результата((-1)-го блока вычитания и соответственно с вторым и третьим входами управления соответствующего блока нормализации знака, вторь:е входы — с выходами соответственно отрицательного я положительного знаков результата 3-го блока вычитания и вторым и третьим входами управления (f-1)-го блока нормализации модуля, а выходы — соответственно с первым и вторым входами (6-1) -ro элемента ИЛИ четвертой группы, входы первой и второй импульсных последовательностей блоков нормализации знака и блоков нормализации модуля являются соответственно входами импульсных последо, вательностей устройства, выходы последовательностей с первой по четвертую (t -1)-го узла нормализации моду1163332 ля с оединены соответственно с(2 1-1 } -ми входами ((— l )-х элементов ИЛИ первой и второй групп и (21+1) -ми входами 3 --х элементов ИЛИ первой и второй групп, выходы с первого по четвертый (0 — 1)-го узла нормализации знака соединены соответственно с (2P-1 )-ми входами (Г-!)-х элементов

ИЛИ первой и второй групп и с (2 1 +

+ 1) -ми входами (-х .элементов ИЛИ пер» вой и второй групп выходы положи1 тельного знака результата блоков вычитания соединены с соответствующими входами элемента ИЛИ, выход которого является выходом знака результата устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что селекторный блок содержит вычитатель, элемент ИЛИ, элемент И, узел сравнения частот, при этом входы уменьшаемого и вычитаемого вычитателя являются.соответствующими входами селекторного блока, первый выход вычитателя соединен с соответствующими входами элемента ИЛИ и первого элемента И, второй выход — с вторым входом элемента ИЛИ и первым входом второго элемента И, выход элемента ИЛИ соединен с первыми входами узла сравнения частот и третьего элемента И, второй вход узла сравнения частот соединен с источником эталонной имИзобретение относится к вычислительной технике и может быть использовано при построении частотно-импульсных вычислительных устройств высокой производительности, обладаю- $ щих высоксй точностью в статическом и динамическом режимах.

Цель изобретения - повышение быстродействия. Ф9

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство рассматривается в ва- . рианте для случая двух слагаемых(Ри213S и трех каналов (о=3) для представления составляющих слагаемых, масштабпульсной последовательности селекторного блока, первый выход - с вторыми входами первого и второго элементов И, второй выход — с вторым входом третьего элемента И, выход которого соединен с входом умножителя, выход умножителя и выходы первого и второго элементов И являются соответственно выходами переноса и выходами отрицательной и положительной импульсных последовательностей селекторного блока.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок нормализации знака содержит шесть элементов И, первые входы первого и второго элементов И являются первым входом управления блока, вторые входысоответственно входами первой и второй импульсных последовательностей, выход первого элемента И соединен с первыми входами третьего и четвертого элементов .И, выход второго элемента И соединен с первыми входами пятого и шестого элементов И, вторые входы третьего и пятого элементов И.являются вторым входом управления бло ка, вторые входы четвертого и шестого элементов И являются третьим входом управления блока, выходы элементов И с третьего по шестой являются выходами импульсных последовательностей с первой по четвертую блока.

2 ных коэффициентов и выходного сигнала.

Устройство содержит импульсные регулируемые элементы(ИРЗ ) 1 — 6, блоки 7 — 9 умножения, элементы

И 10 — 15 первой группы, элементы

И 16 - 21 второй группы, элементы

И 22 — 25 третьей группы, элементы

И 26 — 29. четвертой группы,элементы Ф 30 и 31 пятой группы, элементы И 32 и 33 шестой группы, элементы ИЛИ 34 — 36 первой группы, элементы ИЛИ 37 — 39 второй группы, элементы ИЛИ 40 — 42 третьей группы, блоки 43 — 45 вычитания, реверсивные счетчики 46,-. 48, триггеры 49 и.

50 первой группы, преобразователи

1163332 4 откуда нетрудно записать соотношение для определения числа элементов

И для представления знака слагаемых

R=2pS„> (5)

% . (а, +аи)й где 5 = " — убывающая арифп 2 метическая прогрессия; а„=а „+ d(n-1); a„l; d =1.

С учетом значений а„, а„, Б„

R = (1 +и)и р (6)

Для.определения динамических характеристик устройства необходимо располагать значением числа слагаемых каждого канала д,,представляющих произведЕние составляющих слагаемых и результата операции на мас1 штабные коэффициенты, характеризуемые одинаковыми пределами изменения.

Учитыва:, что при представлении составляющих слагаемых, результата операции и масштабных коэффициентов, используется принцип равномер. ного разбиения и принимая во внима25 ние выражение (4)

О=р. +l (7) где — порядковый номер канала; р — число слагаемых.

Так как носителем информации является частота следования импульсов, представляющая временной параметр, целесообразно диапазоны изменения частот (Гц ) составляющих слагаемых, масштабных коэффициентов и результата операции выбирать равными и лежа,щими в области высоких частот:

F = — (10 - 10 ) F = — (10 -10 )1

1 1. 6 1 4 6, 11 2 12 2

4 6 °

40 13 2- 3 . 21 2

F = -(I04- l0 ); Г = -(10+-10 )

Ф 6

Р= — (10 — 10 ) F23= 2 (10 — 10 )

Максимальные значения частот сос тавляющих масштабных коэффициентов

45 выбираются согласно выражению (8) I Pi где F - предельная частота переклю1 чения выбранной элементной

50 базы.

О13а п11 1 tl11 3 g Pp2

=F„„=- FФ21- F„„X= F„2„= —.10;

5I — 53 код — частота, элементы

И 54 — 57 седьмой группы, селекторные блоки 58 — 60, блоки 61 и 62 нормализации модуля, блоки 63 и 64 нормализации знака, элементы ИЛИ 65 и бб четвертой группы, триггеры 67 и 68 второй группы, элемент ИЛИ 69.

Блох 58 содержит вычитатель 70,элемент ИЛИ 71 элементы И 72-74,узел

75 сравнения частот, умножитель 76.

Блок 59 содержит вычитатель 77,элемент ИЛИ 78, элементы И 79-81, узел

82 сравнения частот, умножитель 83.

Блок 60 содержит вычитатель 84, элемент ИЛИ 85, элементы И 86 и 87, узел 88 сравнения частот. Блок 61 содержит элементы И 89 — 94, входы

95 - 97 управления. Блок 62 содержит элементы И 98 — 103, входы 104

106 управления. Блок 63 содержит элементы И 107 — 112, входы 113 — 115 управления. Блок 64 содержит элементы И 116 — 121, входы 122 — !24 управления. Элементы ИЛИ 34 - 39 имеют дополнительные входы 125 — 130, соединенные с выходами импульсных последовательностей блоков 61 — 64.

Устройство работает следующим образом.

Предположим, что необходимо ре° ализовать операцию суммирования в обобщенном виде р = .Е я,.х,, у=1 при представлении масштабйых коэффициентов и слагаемых в виде суммы составляющих и л„=Хм„,.;х„= .> х,. (zi

С учетом выраженин (2) сумма (1) может быть записана, как

ll и =Е.> к Хp () где 11 - число составляющих слагаемых и масштабных коэффициентов р - число слагаемых.

С уменьшением порядкового номера составляющих слагаемого можно снижать точност.. представления соответ.ствующего масштабного коэффициента без внесенйя дополнительной погрешности в результа операции, выражение (3)„принимает вид

Р п-1+1 z. > ".Сx„,Õ „...)

ТТс1 „У1,., 3 1 1

gp 3 m 3 mug п3

1. hg.2. F п31 у!

)63332

Р О12 Р 013 Р021 РО22 Р 023

Р,3„= 1061 F 32 10 1 Рръ 101

Моделирующие зависимости устрой- ства имеют вид 5

F = l (Р ™+F )

21 РО31 Н Р011 г" Р021

Р)32 i Р Ftn12 Рп121

Ргл = (Р +

F0!32 Р011 Р012

04 F0 Р,O 21

Р =Ы(Р

F0133 Р о «

Рт31, F 013

013 021

Р31

F„F

023!

+F п122 +

"2 F012

+ F nzz +

27. Р 022

f5 (9) С учетом значений частот составляющих слагаемых и масштабных коэффициентов пределы изменения входных частот

Р 1=(10 -10 ); Р„=(!0 - 10 ); (104 106) 20

Назначением селекторного блока является выделение из сигналов рассогласования Р, которые формируются на выходе вычитателей 70, 77 и

84, со ст авляющих, пропорциональных 30 целой и дробной частей результата Р, Рассмотрим функционирование селекторных блоков 58 — 60 на примере блока 59. Предположим, что один 35 из входных сигналов получает приращение в виде скачка. Так как в общем случае в выходном сигнале вычитателя 77 имеют место составляющие, пропорциональные целой и дроб- 40 ной частям выходной частотно-импульсной последовательности Fzz на первом выходе узла 82 формируется разрешающий, а на втором — запрещающий сигналы. Последовательность 45

Р< поступает на вход счетчика 47.

Так как преобразователь 52 формирует результирующий сигнал, содержащий только целые части, то по завершению, переходного процесса на выходе вычи- 50 тателя 77 имеет место сигнал, равный нулю либо соответствующий дробной части Р, что приводит соответственно к формированию разрешающего сигнала на втором выходе узла 82. 55

Импульсная последовательность, проходя через элемент И 79 и умножитель 83, поступает на третий вход элемента ЕЛИ 42.

Назначением блоков 61 и 62 нормализации модулей является устранение возможного переполнения счетчиков соответств..ющих каналов и организация процесса переноса единиц в старшие разряды.

Рассмотрим работу блоков 61 и 62.

Предположим, что необходимо реализовать операцию вида

Е=Ах+ By

При этом

A=I В=1; т„=1; тпу =1; к=587893; у = 109981.

При числе составляющих в=3 сумма составляющих и основание слагаемых х, у равны х„= 58; хг =78; хз=93; х = !00; у„=10; у2=99; у =81; у = 100;

68 zz= 177; ез= 174

Из приведенного примера следует, что в третьем и втором каналах имеет место переполнение, что -"îîòâåòñòвует появлению разрешающих сигналов на выходах триггеров 49 и 50. Следовательно, элементы И 89, 90, 98 и 99 открыты по соответствующим входам. Так как составляющие слагаемых положительны, на выходах положительного результата вычитателей 44 и 45 формируются разрешающие сигналы,, т,е. элементы И 91 93, 100 и 102 открыты, Частота F „, пропорциональная единице переполнения с помощью элементов И 89 и 91 и элемента ИЛИ 34.,просуммпруется с составляющей первого канала. Аналогично Р,пропорциональная,единице переполнения с помощью элементов И 98 и 100 и элемента

ИЛИ 36, просуммируется с составляющей-второго канала. При этом с помощью элементов И 90 и 93, ИЛИ 37 и элементов И 99 и 102, ИЛИ 39 во второй и третий каналы поступают частоты Р,„и F пропорциональные основанию в вйде вычитаемых, Следовательно, результирующее выражение принимает вид

Е„ = 69; Е = 78; Z = 74. з

При уменьшении слагаемых, например и у = 101106 у =10; з =06 в счетчиках 47 и 48 записывается отрицательное значение кода, что приводит к возвращению триггеров 49 и

50 в исходное состояние, при котором элементы 89, 90, 98 и 99 закрыты по ссответствующим входам. При этом прекращается поступление сигналов, пропорциональных единицам переполнения через элементы ИЛИ 34 и 35 и вычитаемых через элементы ИЛИ 38 и 39. Результат операции равен

68 Z 89; Zç 99

Назначением блоков 63 и 64 является формирование знака составляющих выходного сигнала.

При правильном формировании составляющих результата суммы их знаки должны соответствовать знаку старшей составляющей.

Предположим, что необходимо реализовать операцию алгебраического суммирования Z х-у587893-109981.

При выбранном числе каналов n=3 основание составляющих слагаемых равно 100, т.е. х = у 100. Следовательно, x„=38; х =783 хэ93; у -10- у -99 у =-81

2, Э 3

Е1 48, 2 -21, Э

Полученный результат Z ÿâëÿåòñÿ ошибочным, так как по нему нельзя определить знак результата операции, а модульные значения составляющих являются неверными.

Блок 63 устраняет выявленные выше ошибки при формировании результата суммы. Последнее реализуется следующим образом. При полученном зна163332 8 чении 7. имеют место сигналы на выхо» 1 де положительного знака результата вычитателя 43 и на выходе отрицательного знака результата вычитателя 44, что приводит в свою очередь к появлению сигнала на выходах элементов И 54 и ИЛИ 65. В результате триггер 67 изменяет свое состояние, сформировав на выходе разрешающий

tO сигнал. Элементы И 107, 108, 109 и

II1 открыты по соответствующ. м входам. На вход элемента ИЛИ 37 поступает частотно-импульсная последовательность F „ a качестве вычитаемого

15 пропорциональная единице математической величины первого канала, на вход элемента ИЛИ 35 поступает сигнал F „, пропорциональный основанию, который просуммируется с пос20 ледовательностью второго канала. При этом корректируется результат операции суммирования

Z> =. 471 Е 79; Z> †, Триггер 67 находится во вновь .

25 сформированном положении до тех пор, пока составляющие входных сигналов х и у не изменяются до значений, 2 при которых наступает переполнение счетчика 47, что вызывает появление щ возбуждающего сигнала на первом выходе триггера 67, при котором он возвращается в исходное положение, 1163332