Формирователь цифрового телевизионного сигнала

Формирователь цифрового телевизионного сигнала

Иллюстрации

Показать все

Реферат

 

1. ФОРМИРОВАТЕЛЬ ЦИФРОВОГО ТЕЛЕВИЗИОННОГО СИГНАЛА, содержащий аналого-цифровой преобразователь, вход которого объединен с входами обнаружителя одноэлементных деталей, обнаружителя фронтов и обнаружителя групповых структур и является входом формирователя цифрового телевизионного сигнала, элемент ИЛИ, первый и второй входы которого подключены к выходам соответственно обнаружителя одноэлементных деталей и обнаружителя фронтов, и формирователь разрядов признака режима, выход которого подключен к первому информационному входу коммутатора,- о т л и ч а ю щ и и с я тем, что, с целью повьшения точности формирования цифрового телевизионного сигнала, в него введены преобразователь кода, формирователь информационных разрядов, блок запрета и счетчик импульсов, вход которого является входом сигнала управления, а выходы подключены к управляющим входам коммутатора, второй информационный вход которого соединен с выходом формирователя информационных разрядов, первьш вход преобразователя кода подключен к выходу аналого-цифрового преобразова теля, пять входов - к соответствующим входам формирователя разрядов признака режима и формирователя инт формационных разрядов, информационный вход блока запрета соединен с выходом элемента ИЛИ, управляющий вход объединен с вторым входом преобразователя кода, с первыми управляющими входами формирователя разрядов признака режима и формирователя информационных разрядов и подключен к выходу обнаружителя групповьпс структур, а выход подключен к (Л третьему входу преобразователя кода и к второму управляющему входу формирователя информационных разрядов. 2. Фop иpoвaтeль по п. 1, о т личающийся тем, что преобразователь кода содержит линию заа держки, входы которой объединены и являются первым входом преобразова00 Jiik теля кода,а выходы подключены к информационным входам блока пере00 распределения разрядов, информацион ч1 ные выходы которого соединены с соответствующими информа1р1онными входами первого, второго и третьего блоков памяти, управляющие входы которых соединены с соответствующими выходами распределителя импульсов, выходы первого блока памяти являются первым выходом преобразователя кода и подключены к соответствую1цим входам формирователя разрядов признака режима и формирователя информационных разрядов, выходы второго и

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (! 9) ((11

4Р(1 Н 04 N 7/12

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3405697/24 — 09 (22) 05.03.82 (46) 23.06.85. Бюл. N - 23 (72) А.П.Ткаченко, Г.М.Родов и А.b.Ñêëÿð (71) Минский радиотехнический институт (53) 621.397(088.8) (56) 1. Авторское свидетельство СССР

Р 646467, кл. Н 04 N 5/14, 1979, 2. Авторское свидетельство СССР

Ф 902321, кл. Н 04 N 7/12,,1981 (прототип). (54)(57) 1. ФОРМИРОВАТЕЛЬ ЦИФРОВОГО

ТЕЛЕВИЗИОННОГО СИГНАЛА, содержащий аналого-цифровой преобразователь, вход которого .объединен с входами обнаружителя одноэлементных деталей, . обнаружителя фронтов и обнаружителя групповых структур и является входом формирователя цифрового телевизион-. ного сигнала, элемент ИЛИ, первый и второй входы которого подключены к выходам соответственно обнаружителя одноэлементных деталей и обнаружителя фронтов, и формирователь разрядов признака режима, выход которого подключен к первому информационному входу коммутатора, о т л и ч а ю— шийся тем, что, с целью повышения точности формирования цифрового телевизионного сигнала, в него введены преобразователь кода, формиро-. ватель информационных разрядов, блок запрета и счетчик импульсов, вход которого является входом сигнала управления, а выходы подключены к управляющим входам коммутатора, второй информационный вход которого соединен с выходом формирователя информационных разрядов, первый вход преобразователя кода подключен к выходу аналого-цифрового преобразова теля, пять входов — к соответствующим входам формирователя разрядов признака режима и формирователя ин-, формационных разрядов, информационный вход блока запрета соединен с выходом элемента ИЛИ, управляющий вход объединен с вторым входом преобразователя кода, с первыми управляющими входами формирователя разрядов признака режима и формирователя информационных разрядов и подключен к выходу обнаружителя группо вых структур, а выход подключен к третьему входу преобразователя кода и к второму управляющему входу формирователя информационных разрядов.

2. Фор жрователь по п. 1, о т— л и ч а ю шийся тем, что преоб- разователь кода содержит линию задержки, входы которой объединены и являются первым входом преобразователя кода, а выходы подключены к информационным входам блока перераспределения разрядов, информационные выходы которого соединены с соответствующими информационными входами первого, второго и третьего блоков памяти, управляющие входы которых соединены с соответствующими выходами распределителя импульсов, выходы первого блока памяти являются первым выходом преобразователя кода и подключены к соответствующим входам формирователя разрядов признака режима и формирователя информационных разрядов, выходы второго и

1163487

25 третьего блоков памяти являются соответственно вторым и третьим выходами

:преобразователя кода и подключены к соответствующим входам формирователя информационных разрядов, выход элемента ИЛИ является четвертым выходом преобразователя кода и подклю-. .чен к первому управляющему входу блока перераспределения разрядбв, второму управляющему входу формирователя разрядов признака режима и к третьему управляющему входу формирователя информационных разрядов, выИзобретение относится к телевизионной технике и может использоваться в вещательном и прикладном телевидении для передачи сигналов в цифровой форме. 5

Цель изобретения — повышение точности формирования цифрового телевизионного сигнала.

На фиг. 1 представлена структурная электрическая схема формировате- 1р ля цифрового телевизионного сигнала;. на фиг. 2 — структурная электрическая схема блока перераспределения разрядов, на фиг. 3 — структурные электрические схемы блоков памяти и формирователей признаков режима и . информационных разрядов, на фиг. 4 и 5 — временные диаграммы, поясняющие работу формирователя цифрового телевизионного сигналя. . 20 формирователь цифрового телевизионного сигнала (фиг. 1) содержит аналого-цифровой преобразователь (АЦП) 1, выход которого подключен к первому входу преобразователя 2 кода, а вход через последовательно соединенные дифференцирующий усилитель 3, обнаружитель 4 одноэлементиых деталей, элемент ИЛИ 5 и блок 6 запрета — к третьему входу преобразователя. 2 кода. К выходу дифференцирующего усилителя 3 подключен обнаружитель 7 фронтов, выход которого соединен с вторым входом элемента ИЛИ 5, и обнаружитель 8 групповых структур, выход которого сое-, динен с управляющим входом блока 6 ход элемента ИЛИ подключен к входу инвертора, выход которого является пятым выходом формирователя кода и подключен к второму управляющему входу блока перераспределения разрядов, к третьему управляющему входу формирователя разрядов признака режима и к четвертому управляющему вхо" ду формирователя информационных разрядов, первый вход элемента ИЛИ является вторыМ входом преобразователя кода,а второйвход элементаИЛИ-третьим входомпреобразователя кода . запрета, вторым входом преобразователя 2 кода, первым управляющим входом формирователя 9 информационных разрядов и первым управляющим входом формирователя 10 разрядов признаков режима. Выход блока 6 запрета подключен к .второму управляющему входу формирователя 9 информационных разрядов. Выходы формирователей 9 и 10 подключены к информационным входам коммутатора 11 управляющие входы которого подключены к выходам счетчи ка 12 импульсов, управляемого частотой импульсов, в 8/3 раза большей частоты дискретизации Fg.

Преобразователь 2 kopа содержит линию 13 задержки, блок 14 перераспределения разрядов, первый, второй и третий блоки 15-17 памяти, распределитель 18 импульсов, управляемый частотой дискретизации Fg, элемент

ИЛИ 19 и инвертор 20., Блок 14 перераспределения разрядов (фиг. 2) содержит элементы

ЦЛИ 21-32 и элементы И-ИЛИ 33-35.

При этом первым управляющим входом

36 блока 14 является первый вход элемента ИЛИ 21 и первый вход элемента ИЛИ 22, а вторым управляющим входом 37 является один из входов элемента И-ИЛИ 33.

Блок 15 памяти (фиг, 3) содержит регистры 38-1. — 38-7 сдвига, блок

16 памяти — регистры 39-1 - 39-3 сдвига,,блок 17 памяти — регистры

40-1 и 40-2 сдвига. При этом выходы .41-47 являются выходом блока 14 и

1163487 подключен к соответствующим входам блоков 15 — 17 памяти.

Формирователь 10 разрядов признаков режима (фиг. 3) выполнен на элементе И-ИЛИ 48, формирователь 9 информационных разрядов (фиг. 3) на элементах И-ИЛИ 49-54.

Обнаружитель 4 одноэлементных де,талей содержит первую и вторую л нии задержки, смеситель, фазоинверс-. 10 ный каскад, первую и вторую схемы совпадения, усилитель с регулируемым коэффициентом усиления, двухсторонний ограничитель по максимуму и детектор, обнаружитель 7 фронтов со- 15 держит ограничитель по максимуму, детектор уровня помех, фильтр нижних частот, фазоинверсный блок, первый и второй пороговые блоки, первый и второй блоки сжатия длительности им- 20 пульсов, первый и второй ограничители по минимуму, обнаружитель 8 групповых структур состоит из первого и второго фазоинверсных каскадов, первой и второй линии задержки, пер- 25 вой и второй схемы совпадения, первого и второго ограничителей и смесителя.

Формирователь цифрового телевизионного сигнала работает следующим

30 образом.

Телевизионный аналогичный сигнал с верхней граничной частотой F>

6 МГц (фиг. 4а) поступает на АЦП 1, где дискретизируется с частотой F 35

2F и преобразуется в цифровую в форму. При этом в случае 8-разрядного квантования (n = 8) выходная скорость будет равна (фиг. 4б)

В = F n = 2F п = 2 6 8 = 96 Мбит/с. в

Полученный .,ифровой поток подается на преобразователь 2 кода. Одновременно входной сигнал поступает на вход анализатора структуры сигнала.

Для удобства анализа сигнал дифференцируется в дифференцирующем усилителе 3 и поступает на обнаружители 4, 7 и 8 одноэлементных деталей, фронтов и групповых структур соответственно. На выходе элемента ИЛИ 5 будут появляться импульсы, соответствующие прохождению в сигнале одноэлементных деталей, фронтов и групповых структур, на выходе обнаружителя 8 группо- вых структур — импульсы, соответствующие прохождению только групповых структур., которые в целях однозначности анализа подаются на управляющий вход блока 6 запрета и запрещают прохождение импульсов на третий вход преобразователя 2 кода во времени следования групповых структур, а сами проходят на второй вход преобразователя 2 кода. Последний преобра. зует исходный цифровой сигнал в зависимости от режима кодирования следующим образом.

1. В случае отсутствия сигнала на выходе обнаружителей 4, 7 и 8, т.е. при передаче участков постоянной и медленно изменяющейся яркости, пре= образование осуществляется так, что иэ трех подряд следующих 8-разрядных кодовых комбинаций К-1, К и

К+1 передается информация только об одной из них путем формирования новой 8-разрядной кодовой комбинации, содержащей один разряд (н0") признака первого режима кодирования и семь разрядов (разряды 8-2) (К—

-1)-ой кодовой комбинации. При этом скорость выходного цифрового потока составит (фиг ° 4в)

В = -n Ff = — 8 12 = 32 Мбит/с.

1 1, 3 ь 3

2. В случае, когда обнаруживаются мелкоструктурные компоненты, выбирается один из двух режимов преобразования кода: а) при обнаружении фронтов видеоимпульсов и одноэлементных деталей обеих полярностей из кодовых комбинаций m — 1, m u m + 1 формируется новая 8-разрядная кодовая комбина11 н ция, содержащая два разряда (1 и

"0") признака второго режима кодирования и по три старших разряда каждой из кодовых комбинаций m — 1 и

m. Общая скорость сигнала на выходе будет равна (фиг. 4г)

В = †(2 + 3 + 3) 12 = 32 Мбит/с.

3 б) при обнаружении групповых структур передают информацию о каждой из трех исходных кодовых комбинаций У - 1, В и В + 1 путем формирования новой 8-разрядной кодовой комбинации, содержащей два разряда (" 1" и " 1") признака третьего режима кодирования и по два старших pas-, ряда каждой из кодовых комбинаций

 — 1, 2 и В + 1. Скорость передачи цифрового сигнала составит (фиг.4 )

B = (2 + 2 + 2 + 2) ° 12

3

= 32 Мбит/с.

1163487

flop старшим в режимах 2 понимается группа их трех (или двух) разрядов, причем первым из этих разрядов является наивысший единичный разряд

1 из разрядов 8о -3, исходной кодовой комбинации, либо разряд 2о, если в разрядах 8-3 единичные разряды отсутствуют. Два других (или один) разряда берутся те же, что и в исходной кодовой комбинации после первого выбранного разряда; а если старшим является разряд 2>, то после него передается разряд 1О (и добавляется

"О" для режима 2). Для этого в преобразователе 2 кода осуществляются соответствующие перераспределения разрядов в каждой комбинации. Благо даря такому выбору старших разрядов, малые изменения яркости на темном фоне (т.е. изменения в младших разря-26 дах) воспроизводятся на приеме как большие, что приводит к контрастному подчеркиванию таких участков. Пропущенные кодовые комбинации в режимах

1 и 2 восстанавливаются на приемной стороне путем экстраполяции.

Считывание разрядов происходит путем воздействия на коммутатор 11 сигналов со счетчика 12 импульсов, управляемого импульсами частоты — Р = — 12 = 32 МГц (фиг. 5и). При

8 8

3 f 3 каждом импульсе счетчик 12 импульсов переключается в одно из восьми состояний и отпирает соответствующий канал коммутатора 11. При этом последовательно передаются сначала разряды признака режима, далее— информационные разрядй. Таким обра. зом, на выходе образуется равномерный двоичный поток информации со

Преобразователь 2 кода работает следующим образом.

Исходные кодовые комбинации сигнала от АЦП 1 в параллельном 8-раз- рядном коде задерживаются линией 13 задержки на время анализа и поступают на блок 14 перераспределения разрядов. Одновременно с появлением на

его входах разрядов каждой первой кодовой комбинации из трех объединяемых, на втором и третьем входах преобразователя 2 кода начинают действовать сигналы признака режима кодирования (фиг. 5ж, з), вырабатываемые

49 анализатором структуры сигнала, из которых в элементе ИЛИ 19 формируются необходимые управляющие сигналы. На фиг. 5 в качестве примера рассматри4$ ваются две формируемых кодовых комбинации и каждая из трех исходных, причем первая формируемая кодовая комбинация кодируется в режиме. а, другая — в режиме б. В блоке 14 для режима 1 разряды 8 -2 исходной ко- ЬФ довой комбинации передаются без изменений, а для режимов 2 разряды каждой кодовой комбинации перераспределяются по указанному правилу. В элементах ИЛИ 21-32 для этих режимов SS определяются три разряда каждой кодовой комбинации, которые являются " старшими. Эти разряды и проходят да- Е лее через элементы И-ИЛИ 33-35, в качестве новых разрядов 8-6 каждой кодовой комбинации. Разряды 5-2 проходят на выход без изменения. При этом в выходной 7-разрядной кодовой комбинации только в режиме 1 используются в дальнейшем все семь разрядов. Для режимов 2 используются разряды соответственно 8-6 и 8, У перераспределенных кодовых комбинаций.

Полученные 7-разрядные кодовые комбинации далее поступают на блоки

15-17 памяти, в которых с помощью импульсов с трех выходов распределителя 18 (фиг. 5 а, б, в), управляемого частотой Fg = 12 МГц, осуществляется объединение каждых трех кодовых комбинаций. Причем число входов, блока 15 памяти для первой кодовой комбинации равно семи, для блока 16 памяти — трем, для блока 17 памяти— ,двум, что соответствует максимально-,.

f используемому числу разрядов в этих комбинациях, которые.и записываются в них. На выходах блоков 15-17 памяти последовательно появляются ука- занные разряды в параллельном коде для каждой комбинации (фиг. 5r, д,е).

В зависимости от режима необходимые информационные разряды будут. появляться согласно:описанному алгоритму на выходе формирователя 9 в параллельном коде для каждой комби= нации и будут сохраняться в течение трех интервалов дискретизации. Выбор разрядов осуществляется элементами И-ИЛИ 49-54 формирователя 9, управляемых сигналами признака режима с второго и третьего входов преобразователя 2 кода. Разряды признака режима формируются на выходе формирователя 10.

1163487 скоростью, втрое меньшей, чем у исходного (фиг. 5к).

Предлагаемый формирователь цифрового телевизионного сигнала благодаря введению в него блока запрета и преобразователя кода с перераспре делением разрядов позволяет при той же степени уменьшения избыточности цифрового телевизионного сигнала

5 повысить точность его формирования без ухудшения качества.

1163487

1163487

rn-7 т г

1 "0" В 7 6 В 7 6

11 l Ж

R-1

ОS7669ЗГ

""18 7В 7В 7

Ра зреть! Кнфортщионние признака разряды режима

Взряд Ннюормационные щизнака разряды режима

Режим кадиро3анир участко8 пасщояннай яркасти

Разряди Информационные признака разряды режима

Режим кадиро3ания сртнтад и адиозпеменщных деталей

Ре жим кодиродания групподых структур

m-1 m mal к-1 lс И И И О 3 И К-1 K И+1 m-1 rn ei1k- К K+1

1163487

Фиг. б

Составитель Т.Афанасьева

Техред А.Ач Корректор М.Розман

Редактор Н.Яцола

Заказ 4114/56

Тираж 659 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,:,Л-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4