Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

1. МИКРОПРОГРАММНОЕ УСТ .РОЙСТВО УПРАВЛЕНИЯ, содержащее - блок памяти микрокоманд, регистр микрокоманд, блок ассоциативной памяти признаков ветвления, регистр маски, регистр признаков ветвления, регистр индикации, причем первый информационный вход регистра маски является входом маски устройства, второй информационный вход регистра маски соединен с выходом кода маски регистра микрокоманд, информационный вход которого соединен с выходом блока памяти микрокоманд, группа адресных входов которого соединена с группой выходов регистра индикации , информационный вход которого соединен с первым выходом блока ассоциативной памяти признаков ветвления, информационный вход которого соединен с выходом регистра признаков ветвления, первый и второй информационные входы которого соединены соответственно с выходом регистра маски и с выходом кода имени комплекса ветвлений регистра микрокоманд, отличающееся тем, что, с целью повьшения достоверности функционирования устройства, оно содержит регистр -контрольного кода, схему сравнения, первый блок контроля , содержащий две группы по п элементов ИЛИ (где п - разрядность регис-тра индикации), группу элементов И, элемент задержки, элемент И и триггер, второй блок контроля , содержащий два элемента PfflH и элемент И, два блока свертки по (Л модулю два, выходной регистр, блок регистрации условий, управляемый блок синхронизации и третий блок контроля, содержащий триггер, элемент задержки и схему сравнения, причем первый информационный вход блока регистрации условий соединен с оь выходом кода маски регистра микро4 команд, второй информационный вход . блока регистрации условий соединен о с входом условий устройства, перОд вый выход управляемого блока синхронизации соединен с входом записи регистра признаков ветвления и управляющим входом блока регистрации условий, выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которой соединен с выходом регистра контрольного кода, информационный вход которого соединен с вторым выходом блока ассоциативной .памяти признаков ветвления, вход

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(5() G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3595881/24-24 (22) 26.05.83 (46) 30.06.85. Вюл. Р 24 (72) А.-А.А. Зурхаев, О.Г. Кокаев, В.Г. Тарасов, Т.Э . Темирханов,.

И.М. Петухов, В.П.. Кузнецов, Е.В. Гончаров и А.В. Пересада (71) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский институт горной геомеханики и маркшейдерского дела . (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 537346,. кл. G 06 F 9/22, 1976.

Авторское свидетельство СССР

У 951307, кл. С 06 F 9/22, 1981.

Авторское свидетельство СССР

N 723572, кл. G 06 F 9/22, 1977.

% (54) (57) 1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти мнкрокоманд, регистр микрокоманд, блок ассоциативной памяти признаков ветвления, регистр маски, регистр признаков ветвления, регистр индикации, причем первый информационный вход регистра маски является входом маски устройства, второй информационный вход регистра маски соединен с выходом кода маски регистра микрокоманд, информационный вход которого соединен с выходом блока памяти микрокоманд, группа ,.адресных входов которого соединена с группой выходов регистра индикации, информационный вход которого соединен с первым выходом блока ассоциативной памяти признаков ветвления, информационный вход которого соединен с выходом регистра признаков .

ÄÄSUÄÄ 11 4 06 A

1 ветвления, первый и второй информационные входы которого соединены соответственно с выходом регистра маски и с выходом кода имени комплекса ветвлений регистра микрокоманд, отличающееся тем, что, с целью повышения достоверности функционирования устройства, оно содержит регистр контрольного кода, схему сравнения, первый блок контроля, содержащий две группы по п элементов ИЛИ (где n — - разрядность регистра индикации), группу элементов И, элемент задержки, элемент И и триггер, второй блок контроля, содержащий два элемента ИЛИ н элемент И, два блока свертки по модулю лва, выходной регистр, блок регистрации условий, управляемый блок синхронизации и третий блок контроля, содержащий триггер, элемент задержки и схему сравнения, при. чем первый информационный вход блока регистрации условий соединен с выходом кода маски регистра микрокоманд, второй информационный вход . блока регистрации условий соединен с входом условий устройства, первый выход управляемого блока синхронизации соединен с входом записи регистра признаков ветвления и управляющим входом блока регистрации условий, выход которого соединен с первым информационным входом схемы сравнения, второй информационный вход которой соединен с выходом регистра контрольного кода, инфор- . мационный вход которого соединен с вторым выходом блока ассоциативной ,памяти признаков ветвления, вход чтения которого соединен с вторым выходом управляемого блока синхронизации, третий выход которого соединен с входами записи регистра контрольного кода и регистра индикации, третий информационный вход схемы сравнения соединен с выходом кода имени комплекса ветвлений регистра микрокоманд, с первым входом первого блока свертки по,модулю два и с управляющим входом управляемого блока синхронизации, четвертый выход которого соединен с входом чтения блока памяти микрокоманд, с входом синхронизации триггера первого блока контроля и с входом синхронизации триггера третьего блока контроля, пятый выход управляемого блока синхронизации соединен с входом синхронизации регистра микрокоманд, выход кода микрооперации и первый выход контрольного разряда которого соединены с входами второго блока свертки по модулю два и с информационными входами выходного регистра, выход которого является управляющим выходом устройства, шестой выход управляемого блока синхронизации соединен с первым входом элемента И третьего блока контроля, седьмой выход управляемого блока синхронизации соединен с входом синхронизации выходного регистра,выход кода маски регистра микрокоманд соединен с вторым входом первого блока свертки по модулю два, третий вход которого соединен с вторым выходом контрольного разряда регистра.микрокоманд, вход сброса которого соединен с входом сброса управляемого блока синхронизации и является входом начальной установки устройства, вход запуска устройства подключен к входу пуска управляемого блока синхронизации, группа выходов регистра индикации соединена с первыми входами элементов И группы первого блока контроля. и элементов ИЛИ гервой группы первого блока контроля, выходы первого и второго блоков свертки по модулю два соединены соответственно с первым и вторым входами первого элемента ИЛИ второго блока контроля, выход которого соединен с вторым входом элемента И второго блока контроля, выход которого соеll64706 аа Ф динен с первым входом второго элемента ИЛИ второго блока контроля, второй вход которого соединен с входом элемента задержки первого блока контроля и с выходом триггера первого блока контроля, вход установки в "О" которого соединен с выходом элемента задержки первого блока контроля, выход триггера третьего блока контроля соединен с входом элемента задержки третьего блока контроля и с третьим входом второго. элемента ИЛИ второго блока контроля, выход которого является выходом индикации неисправности устройства, выход несравнения схемы сравнения соединен с информационным входом триггера третьего блока контроля, вход установки в "О" которого соединен с выходом элемента задержки третьего блока контроля, второй вход первого элемента ИЛИ первой группы первого блока контроля, второй вход первого элемента И группы первого блока контроля и первый вход первого элемента ИЛИ второй группы первого блока контроля подключены к шине нулевого потенциала, второй вход i-го (i = .2,3,...,n) элемента ИЛИ первой группы первого блока контроля и второй вход i-го элемента.И группы первого блока контроля подключены к выходу (i-1)-го элемента ИЛИ первой группы первого блока контроля, выход первого элемента И группы первого блока контроля соединен с вторым входом первого элемента ИЛИ второй группы первого блока контроля, первый вход - го элемента ИЛИ второй группы первого блока контроля соединен с выходом (i-1)-ro элемента ИЛИ второй группы первого. блока контроля, выход i-го элемента И группы первого блока контроля соединен со вторым входом i-го элемента .ИЛИ второй группы первого блока контроля, выходы n-ro элемента ИЛИ первой группы первого блока контроля и и-го элемента ИЛИ второй группы первого блока. контроля соединены соответственно с первым и вторым входами элемента И первого блока контроля, выход которого соединен с информационным входом триггера первого блока контроля.

2 . Устройство по п.1, о т л и" ч а ю щ е е с я тем, что управляемый блок синхронизации содержит дешифратор, шифратор, распределитель импульсов, счетчик, два

IK-триггера; генератор тактовых им:пульсов, четыре элемента ИЛИ, три элемента И, четыре элемента задержки и шесть формирователей импульсов, причем первые входы первого и второго элементов ИЛИ и вход установки в "0" счетчика подключены к входу начальной установкИ блока, выход первого элемента ИЛИ соединен с К входом первого IK-триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора тактовых импульсов у» с входом распределителя импульсов, первый и второй выходы которого соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых соединены с вы-. ходом второго IK-триггера, 1- и

К-входы которого соединены соответственно с выходами третьего и второго элементов ИЛИ, выход первого элемента И соединен со счетным входом счетчика, информационный вход которого соединен с выходом шифратора, вход которого соединен с выходом дешифратора, входы которого являются управляющими входами

64706 блока, выход второго элемента И соединен с входами первого формирователя импульсов и,первого и второго элементов задержки, выход третьего элемента И соединен с входами второго формирователя импульсов и третьего и четвертого элементов задержки, выходы первого., второго и четвертого элементов задержки соединены соответственно с входами третьего, четвертого, пятого и шестого формирователей импульсов, выходы первого, второго, третьего, четвертого, пятого и шестого формирователей импульсов являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока, выход переполнения счетчика соединен с вторым входом первого элемента ИЛИ и с первым входом третьего элемента ИЛИ, второй вход которого является входом пуска блока, информационные .входы счетчика соединены с входами четвертого элемента HJIH, выход которого является седьмым выходом блока, выход шестого формирователя импульсов соединен с входом первого Ж-триг1 гера и с вторым входом второго элемента ИЛИ, выход пятого формирователя импульсов соединен с входом синхронизации счетчика.

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано в микропрограммных устройствах управления вычислительных машин.

Цель изобретения — повышение достоверности функционирования.

На фиг.1 приведена структурная схема предлагаемого устройства, на фиг.2 — граф-схема корректной микро. программы на фиг.З вЂ” таблица со» держимого блока памяти микрокоманд, на фиг.4 - таблица содержимого блока ассоциативной памяти признаков ветвления; на фиг.$ — функциональная схема управляемого блока синхронизации; на фиг.6 — то-же, блока регистрации условий; на

I памяти признаков ветвления, регистр, 4 маски, регистр 5 признаков ветвле. ния, регистр 6 индикации, блок 7 регистрации условий, регистр 8 контрольного кода, третий блок 9 контроля, первый блок 10 контроля, второй блок 11 свертки по модулю фиг.7 — то же, третьего блока контроля; на фиг. 8 — то же, первого блока контроля; на фиг.9 — то же, второго блока контроля;- на фиг.10—

5 ° диаграмма следования синхроимпульсов управляемого блока синхронизации.

Микропрограммное устройство управления (фиг.1) содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, блок 3 ассоциативной два, первый блок 12 свертки по модулю два, управляемый блок 13 синхронизации, второй блок 14 контроля, выходной регистр 15, выходы 16-22 управляемого блока син,хронизации и выход 23 второго блока контроля.

Каждая ячейка блока 1 памяти микрокоманд состоит из пяти полей: в первом поле хранятся коды микрокоманд; во втором — коды маски; в третьем — код имени комплекса микрокоманд; в четвертом поле— четвертый разряд, который дополняет сумму единиц соответствующих ячеек первого поля до нечетности> в пятом поле - контрольный разряд, который дополняет сумму единиц соответствующих ячеек второго и третьего полей до нечетности.

Управляющий блок синхронизации содержит (фиг.5) генератор 24 тактовых импульсов, распределитель

25 импульсов, второй 26 и третий

27 элементы И, третий 28 и второй 29 элементы ИЛИ, второй 1К триггер 30, первый 31, третий 32, четвертый 33, второй 34, пятый 35, шестой 36 формирователи импульсов, первый 37, второй 38, третий 39 и четвертый 40 элементы задержки, первый элемент ИЛИ 41, первый IK триггер 42, первый элемент И 43, дешифратор 44, шифратор 45, счетчик 46 и четвертый элемент ИЛИ 47.

Блок регистрации условий (фиг.6) содержит группу элементов И 48, группу D-триггеров 49.

Третий блок контроля (фиг.7) содержит схему сравнения 50, триггер

51 и элемент задержки 52.

Первый блок контроля (фиг.8) содержит первую группу элементов ИЛИ

53, вторую группу элементов ИЛИ 54, группу элементов И 55, элемент И 56, элемент задержки 57 и триггер 58.

Второй блок контроля (фиг.9) содержит первый элемент ИЛИ 59,второй элемент ИЛИ 60 и элемент И 61.

Работу микропрограммного устройства управления ИПУУ рассмотрим на примере выполнения микропрограммы, изображенной на Фиг.2, где gi (i

= 0,17) — управляющая часть микрокоманды, а Sj (j =0,7) — имя комплекса микрокоманд, коды которой выбираются за одно обращение к блоку,памяти микрокоманд и обрабаты)64706

4 ваются последовательно в порядке, диктуемом микропрограммой. Размещение микропрограммы в блоке памяти микрокоманд и в блоке ассоциативной памяти микрокоманд и в блоке ассоциативной памяти признаков изображено на фиг.3 и Фиг.4 соответственно. Каждая ячейка блока ассоциативной памяти признаков (фиг.3) состоит из двух полей: поле I предназначено для хранения значений логических условий Р, Р, ":, поле II — для хранения кода имени комплекса микрокоманд.

Разряды второй и третьей частей регистра 2 микрокоманд находятся в начальный момент времени в состоянии "0". В начальный момент времени запускается блок 13, чем подготавливается микропрограммное устройство управления (МПУУ) к работе. По первому синхроимпульсу С1, который появляется на выходе 16 управляемого блока 13 синхронизации, все разряды регистра 5 признаков ветвления, блока 7 регистрации условий перебрасываются в состояние "0". По синхроимпульсу С2, который появляется на выходе 17 управляемого блока 13 синхронизации, производится сравнение содержимого регистра 5 признаков ветвления и содержимого блока 3 ассоциативной пгчяти признаков ветвления и вырабатывается единичный сигнал совпадения с содержимым первой ячейки блока 3 ассоциативной памяти признаков ветвления. По синхроимпульсу

СЗ., который появляется на выходе 18 управляемого блока 13 синхронизации, единичный сигнал совпадения устанавливает в единичное состояние триггер регистра 6 индикации, соответствующий первой ячейке памяти 1 микрокоманд.

С установкой кода состояния МПУУ в регистре 6 индикации начинается первый этап контроля посредством первого блока 10 контроля. На входы

Х.,-Хт первого блока 10 контроля поступает код j1000000), установленный в регистре 6 индикации. При появлении лишней единицы в регистре

6 индикации на выходе первого блока

10 контроля по переднему фронту синхроимпульса С4, который появляется на выходе 19 управляемого блока 13 синхронизации, формируется сигнал Я = 1, который через второй

1164706

n — - число разрядов комплекса микрокоманд, во второй части регистра 2 микрокоманд формируется код 1110) маски, в третьей — код 1001) имени комплекса микрокоманд, в пятой—

P = 0 контрольный разряд кодов

К этих двух частей. Информация в ре- . гистре 2 микрокоманд сохраняется до следующего момента приема информа° ции их блока 1 памяти микрокоманд . в следующем цикле. работы МПУУ. блок 14 контроля поступает на вход автоматического останова управляемо; у го блока 13 синхронизации, и дальнейшее выполнение микропрограммы прекращается. По синхроимпульсу С3 в регистре 8 контрольного кода фиксируется содержимое выбранной ячейки блока 3 ассоциативной памяти признаков ветвления. При исправном 10 функционировании управляющей части МПУУ (регистр 4 маски, регистр

5 признаков ветвления и блок 3 ассоциативной памяти признаков ветвления) в регистре 8 контрольного кода 15 зафиксируется код 1000.000%, который обрабатывается по частям следующим образом: часть разрядов (000.000(, выбранная из I поля блока 3 ассо. циативной памяти признаков ветвле- 2р ния, сравнивается с кодом (000( логических условий, поступающим с .блока 7 регистрации условий, а часть разряд6в кода 000;000, выбранная из II поля, сравнивается с 25 кодом (000) имени комплекса, поступающим с третьей части регистра 2 микрокоманд. По переднему фронту синхроимпульса С4 на выходе триггера 51 вырабатывается сигнал g = О, gg не влияющий на ход микропрограммы.

При неисправном функционировании хотя бы одного из компо,нентов управляющей части в регис тре 8 контрольного кода зафиксируется код, отличающийся от кода (000.000j по первой части разрядов — в первом случае, и второй части разрядов - во втором случае. В любом из двух случаев искаженный 4О код, зафиксированный в регистре 8 контрольного кода, сравнивается по двум частям с соответствующими кодами: кодом (000 погическик условий, поступающим с блока 7 регистрации 45 условий, и кодом 000 имени комплекса мнкрокоманд, поступающим с третьей части регистра 2 микрокоманд, в схеме 50 сравнения. В результате сравнения этих кодов на выходе схемы 50 вырабатывается единичный сигнал, который по переднему фронту синхроимпульса С4 устанавливает триггер 51 в единичное состояние, T e 6 = 1. Этот единичный cHFHRJl

1 через выход 23 второго блока

14 контроля поступает на вход автоматического останова упрйвляе- у мого блока 13 синхронизации, и тем самым переводит МПУУ в режим "Оста-: нов", т.е. дальнейшее выполнение микропрограммы прекращается.

По синхроимпульсу С4 разрешается опрос регистра 6 индикации, при котором из блока 1 памяти микрокоманд выбирается информация, содержащая комплекс S<(y, у, у ).

Содержимое выбранной ячейки блока

1 памяти микрокоманд по синхроимпульсу С5, который лоявляется на выходе 20 управляемого блока 13 синхронизации, фиксируется в соответствующих частях регистра 2 микро- команд. В первую и четвертую части записывается код комплекса микрокоманд (уо, у„, у ) и его контрольный и разряд Рк =.. - (; = ) mo4) где 100

С момента приема информации в регистр 2 микрокоманд начинается второй этап контроля. На вход второго блока 11 свертки по модулю два поступают коды комплекса микрокоманд (уо, у, у ) и его контроль-, ный разряд Р„,, а на вход первого блока 12 свертки по модулю два поступают код (001) имени комплекса микрокоманд, код (110 маски и их контрольный разряд Р = О.

При исправном функционировании блока 1 памяти микрокоманд и регистра 2 микрокоманд на выходах бло. ков 11 и 12 сверток по модулю два вырабатывается сигнал низкого уровня, не влияющий на дальнейший ход микропрограммы. Если же при считывании или пересылке информации выбранной ячейки блока 1 памяти микрокоманд в регистр 2 микрокоманд в нечетном числе разрядов проверяемых частей регистра 2 микрокоманд произошла ошибка, то при проверке на четность на выходах блоков (11 или

12) или (11 и 12) сверток по модулю

1164706 8

40

55 два.вырабатывается единичный сигнал ошибки. Единичные сигналы ошибок ( с выходов блоков(11 (1 12) или (11 U 12) сверток по модулю два поступают на входы элемента 59 ИЛИ второго блока 14 контроля и по синхроимпульсу С6, который появляется на выходе 21 управляемого блока 13 синхронизации, ошибочный единичный сигнал проходит на вьжод 23 второго блока 14 контроля, который в свою очередь поступает на вход автоматического останова управляемого блока 13 синхронизации, что переводит МПУУ в режим "Останов", т.е. прекращается дальнейшее выполнение микропрограмм. При неисправном функционировании МПУУ средствами контроля вырабатывается сигнал ошибки, который через выход 23 второго блока

14 контроля переводит управляемый блок 13 синхронизации в состояние

"Останов", и тем самым блокируется пересылка комплекса (уо, у1, у ) микрокоманд с его контрольным разрядом.

С момента приема кода значений логических условий на вход регистра 4 маски и выработкой синхроимпульса С1 начинается новый цикл работы МПУУ. Пусть значения логических условий, влияющих на траекторию выполнения микропрограммы,в данный момент имеют значения P = 1, P = О, значение Р, безразлично.

На соответствукицих вторых входах регистра 4 маски и блока.7 регистрации условий находится код 1110 маски, зафиксированной во второй части регистра 2 микрокоманд предыдущим циклом работы МПУУ. В этом случае по синхроимпульсу С1 в блоке 7 регистрации условий и в первой части регистра 5 признаков ветвления фиксируется комбинация кода (100j логических условий, а во второй части регистра 5 признаков ветвления— код (001) имени комплекса макрокоманд, который поступает с третьей части регистра 2 микрокоманд. По синхроимпульсу С2 производится срав™ кение содержимого регистра 5 признаков ветвления с содержимым блока 3 ассоциативной памяти признаков ветвления, в результате чего вырабатывается единичный сигнал совпадения в третьей ячейке блока 3 ассоциативной памяти признаков ветвления. По синхроимпульсу СЗ в регистре 6 индикации фиксируется код (001.0000) состояния МПУУ, а в регистре 8 контрольного кода— код (100.001) содержимого третьей ячейки блока ассоциативной памяти признаков. С этого момента начинается первый этап контроля данного цикла работы МПУУ. На соответствующие входы Х -Х6 первого блока 10 контроля поступает код 1001.0000) состояния МПУУ. Если в регистре 6 индикации отображено более одного состояния МПУУ, то на выходе первого блока 10 контроля вырабатывается сигнал ошибки P = 1, который через соответствующий вход элемента 60

ИЛИ u его выход 23 переводит МПУУ в режим "Останов", в противном случае J3 = О, который не влияет на дальнейший ход микропрограммы.

Комбинация кода (100) .логических условий зафиксирована в триггерах 48 следующим образом: а1 = 1, а2 -" О, а3 = О, — вьжодные сигналы триггеров 48 поступают на соответствующие входы схемы 50 сравнения.

На первые входы схемы 50 сравнении поступает код I 001) имени комплекса микрокоманд с третьей части регистра 2 микрокоманде На вторые . входы схемы 50 сравнения поступает код (100.0011, ва@иксированньпт в регистре 8 контрольного кода. В случае неисправной работы управляющей части (регистра 4 маски, регистра 5 признаков ветвления и блока 3 ассоциативной памяти признаков ветвления МПУУ) по синхроимпульсу С4 в триггере 51 вырабатывается сигнал ошибки Ж = 1. Этот сигнал через соответствующий вход элемента 60 ИЛИ и его выход 23 переводит МПУУ в режим "Останов" путем блокировки выработки синхроимпульсов управляемого блока 13 синхронизации. В случае исправной работы /3 О, что не влияет на дальнейший ход микропрограммы, по синхроимпульсу С4 разрешается опрос регистра 6 индикации, при котором иэ блока 1 памяти микрокоманд выбирается информация, содержащая следующий комплекс микрокоманд

У9 сле комплекса (уо, У1, у2) ри значениях логических условий

P = 1, P = О,значение Pэ безразлично.

116470

50

Дальнейшая работа и контроль проходит аналогично предыдущему циклу работы и контроля МПУУ.

Таким образом, на первом этапе .контроля при помощи блока 7 регистрации условий, регистра 8 контрольного кода, схемы 50 сравнения, первого 10 и третьего 24 блоков контроля выявляются все ошибки управляющей части (регистр 4 маски, 10 регистр 5 признаков ветвления и блок 3 ассоциативной памяти признаков ветвления) и контролируется однозначность состояния МПУУ. Управляющая часть контролируется путем 15 сравнения содержимого выбранной ячейки из блока 1 ассоциативной памяти признаков ветвления с его входными атрибутами: кодом логических условий, который фиксируется в 20 блоке 7 регистрации условий, и кодом имени Sj комплекса микроко- . манд, зафиксированным в третьей части регистра 2 микрокоманд. Однозначность состояния МНУУ отсбра- 25 жается в регистре б индикации, проверяется при помощи первого блока 10 контроля. На втором этапе контроля при помощи первого и второго блоков 12 и 11 свертки по модулю 30 два выявляются ошибки хранения и пересылки в информационной части

ИПУУ (блок 1 памяти микрокоманд и регистр 2 микрокоманд).

Управляемый блок 13 синхрониза- 35

"ции работает следующим образом.

В начальный момент времени по второму входу управляемого блока 13 синхронизации сигналом "Пуск" через элемент 28 ИПИ устанавливают в сос- 40 тояние "1" триггер 30, единичный выход которого соединен с первыми входами элементов 26 и 27 И, вторые входы которых соединены соответственно с первым и вторым выходами 45 распределителя импульсов 25 (РИ), вход которого соединен с выходом генератора 24. Распределитель импульсов 25 образует две последовательности импульсов. Период То и длительность импульсов, вырабаты- . ваемых генератором 24, выбираются в зависимости от элементной базы

МПУУ и параметров объекта управления. По первому импульсу с генера- 55 тора 24 с момента пуска МПУУ единичный импульс с выхода элемента 26

И поступает на входы формирователя

3! (Ф1) импульсов и элементов 37 и

38 задержки. Выходы элементов 37 н

38 задержки соединены с входами формирователей 32 и 33 (Ф2-ФЗ) синхроимпульсов соответственно.

По второму импульсу с генератора

24 единичный импульс с выхода 27 И поступает на входы формирователя

34 (Ф4) и элементов 39 и 40 задержки. Выходы элементов 39 и 40 задержки. соединены .с входами формирователей 35 и 36 (Ф5-Фб) импульсов.

Выходы формирователей 31-36 (Ф1-Фб) синхроимпульсов являются выходами

- 16-21 управляемого блока 13 синхронизации.

Таким образом, по первому импульсу генератора 24 вырабатывается последовательность синхроимпульсов

С1-СЗ, по второму — последовательность синхроимпульсов С4-С6. Синхро-, импульсы С1-Сб вырабатываются за такт Т = 2Т, временная диаграмма следования которых представлена на фиг.10. Выход 21 формирователя 36 синхроимпульсов соединен с объединенными входами элемента 29 ИЛИ и триггера 42. С выработкой синхроим- - пульсов Сб перебрасывается в нулевое состояние триггер 30 и устанавливается в единичное состояние триггер

42, выход которого соединен с первым входом элемента И 43, второй вход которого соединен с выходом генератора 24, в результате прекращается выработка синхроимпульсов

С1-Сб и запускается вторая часть блока.

На входы дешифратора 44 поступает код имени комплекса Sj микрокоманд у от третьей части регистра 2 микрокоманд, который необходимо выполнить в данном цикле работы МПУУ. На выходе дешифратора 44 возбуждается только один выход, сооо тветствующий коду имени комплекса микрокоманд.

Сигнал с выхода дешифратора 44 поступает на вход шифратора 45, на выходе которого в зависимости от линейной длины последовательности микрокоманд вырабатываются сигналы для установки счетчика 46 в состояние, соответствумщее коду (100 ) или (101). Если линейная последовательность микрокоманд Ук (к = 1,3), где к — число микрокоманд последовательности микрокоманд, то счетчик 46 устанавливается в состояние, 11 }164706 12 соответствУющее кодУ 1100 р если та ИЛИ 41, котоРый сбРасывает тРигУк (к 1,4) — в состояние, соот- гер 42 в нулевое состояние, и на ветствующее коду 1101).. УсТановка вход элемента ИЛИ 28, который устасчетчика 46 в соответствуюп(ее сос- навливает триггер 30 в единичное таяние происходит во втором такте состояние. данного цикла работы МПУУ синхро- Таким образом, следующий цикл импульсом С5. При поступлении на работы МПУУ начинается через счетный вход счетчика 46 импульсов Т1 + Т = 7ТО в случае, когда длис выхода элемента И 43 производится на линейной последовательности обратный счет установленного кода. 10 микрокоманд Ук (к = 1,3), и через

В первом случае, когда в счетчике 46 Т + Т = 8Т для ук (к = 1,4). установлен код 100, отсчитывается четыре импульса, во втором . Представленная схема управления случае, когда в счетчике 46 уста-, блока синхронизации реализована иовпея код (101} — пять импульсов 1а дпя конкретной микропрограммм,графгенератора 24. После отсчета уста- схема которого изображена на фиг.2, новленного кода на выходе заема по этому же функциональному принцисчетчика 46 формируется импульс, пу можно реализовать данный блок который поступает на вход элемен- для любой. микропрограммы.

1164706!

1б4706! )64706

1164706

Яппи Ьюд

1164706

1164706

5<< 10

Редактор В. Ковтун

Заказ 4187/45 филиал ППП "Патент", г. У кгррод, ул. Проектная,4

Tprmuci A .

97ФФжй®

Составитель Ю. Ланцов

Техред Т.Маточка Корректор Л. Бескид .

Тирак 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5