Устройство для определения старшего значащего разряда

Устройство для определения старшего значащего разряда

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ОПРВДЕПЕНИЯ СТАРШЕГО ЗНАЧАЩЕГО РАЗРЯДА, содержащее группу из п блоков вьзделения старшего разряда (п - число . разрядов входного кода), причем каяфзый блок выделения старшего разряда группы содержит две ; группы элементов И, две группы элементов НЕ, группу элементов И-НЕ, причем в каждом блоке вьщеления старшего разряда группы первый вход каждого i-ro элемента И-НЕ группы

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

4(51) G 06 F 9 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЦЩ,д с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ. СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3614123/24-24 (22) 06.07.83 (46) 30.06.85. Вюл. Ф 24 (72) Ю.С. Тархов (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

В 723573, кл. G 06 F 9/46, 1976.

2. Авторское свидетельство СССР

У 898432, кл. С 06 F 9/46, 1978 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СТАРШЕГО ЗНАЧАЩЕГО РАЗРЯДА, содержащее группу из и блоков выделения старшего разряда (n — число разрядов входного кода), причем каждый блок выделения старшего разряда группы содержит две группы элементов И, две группы элементов НЕ, группу элементов И-НЕ, причем в каждом блоке выделения старшего разряда группы первый вход каждого i-ro элемента И-НЕ группы (i 2,...,п) соединен с выходом (i+1)"ãî элемента НЕ первой группы, первый и второй входы первого элемента И-НЕ группы соединены с выходамй соответственно первого и второго элементов НЕ первой группы, выход i-го элемента И-НЕ группы (i 1,...,п) через i-й элемент НЕ второй группы соединен с вторым входом (i+1)-го элемента И НЕ группы, выход i-го элемента НЕ второй группы (i 1,...,n-1) соединен с первым входом j-ro элемента И пер вой группы (j = 2,...,п), первый вход первого элемента И первой группы соединен с выходом первого элемента НЕ первой группы, вторые входы элементов И первой группы

„„Я0„„11 4707 соединены с выходами одноименных элементов И-НЕ группы, первьп и второй входы первого элемента И второй группы соединены соответственно с входом первого элемента НЕ первой группы и с входом второго элемента НЕ первой группы, первый вход каждого .К вЂ” го элемента И второй группы (К = 2,...,n) соединен с входом L-ro элемента HF первой группы (L = З,...,n),âòoðîé вход каждого К-го элемента И второй группы соединен с выходом i-го элемента И-НЕ группы (i = 1,...,n), о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет одновременной шифрации единиц и нулей входного кода, устройство содержит элемент ИЛИ, элемент НЕ, и групп из и элементов И, и групп элементов ИЛИ и группу из п шифраторов, причем каждая группа. элементов ИЛИ,кроме первой, содержит п-1 элементов ИЛИ, первая группа элементов ИЛИ содержит и элементов ИЛИ, в каждый блок выделения старшего разряда группы введен элемент ИЛИ-НЕ, входы которого соединены с выходами элементов И второй группы своего блока выделе-ния старшего разряда группы, прямые входы разрядов входного кода устройства соединены с входами элемента ИЛИ, выход которого через элемент НЕ соединен с первыми входами элементов И первой группы, выходы которых соединены с первыми входами одноименных элементов ИЛИ первой группы, второй вход каждого из которых соединен с прямым входом

1 11

l одноименного разряда входного кода устройства, инверсные входы разрядов входного кода которого соединены с вторыми входами элементов И первой группы и с первыми входами одноименных элементов И остальных групп, выходы элементов ИЛИ каждой

i-й группы (i = 1,...,и-t) соединены с входами одноименных элементов НЕ первой группы i-ro блока выделения старшего разряда группы, выходы элементов И первой группы каждого блока выделения старшего разряда группы соединены с входами одноименного шифратора группы, группа выходов каждого шифратора группы является соответствующей группой выходов устройства, выход каждого элемента И второй группы каждого

64707

i-го блока выделения старшего разряда группы (i = 1,...,n-1) соединен с первым входом одноименного элемента ИЛИ (i+1)-й группы, выход элемента ИЛИ-НЕ i-го (i=1,...,п) блока выделения старшего разряда группы соединен с вторыми входами элементов И (i+1) é группы, выход первого элемента И i-й группы (i = 2,...,n) соединен с входом первого элемента НЕ первой группы (i+1)-го блока выделения старшего разряда группы, выход i-го элемента И (i=2,...,n) j-й группы (j

1,...,n-1) соединен с вторым входом i-го элемента ИЛИ j-й группы, .выход элемента ИЛИ является сигнальным выходом устройст— ва.

Изобретение относится к вычислительной технике, может быть использовано в цифровых вычислительных устройствах, а также в устройствах приема и передачи информации.

Известно устройство для определения старшего значащего разряда, содержащее п-разрядный регистр,. п-1 элементов И-НЕ, п-1 элементов И и и-2 элементов НЕ (1) .

Недостаток известного устройст-. ва — ограниченные функциональные возможности., Наиболее близким техническим решением к изобретению является устройство для определения старшего значащего разряда, содержащее и-разрядный регистр, и-1 элементов И-НЕ, две группы элементов И по и-1 элемент в каждой, п-1 элемент НЕ и элемент ИЛИ, прямой выход первого разряда регистра, соединен с первой выходной шиной, инверсный выход первого разряда регистра соединен с первим входом первого элемента И первой группы инверсный выход каждого i-го разряда регистра (i = 2,3,. ° .,n) соединен с первым входом (i-1)-го элемента И-НЕ, выход кажпого j-ro элемента И-НЕ

I ,(2 (j = 1,2,. ° .,n 2) подключен через

)-й элемент НЕ к первому входу (j+1)-го элемента И первой группы, выход каждого К-го элемента И соединен с (К+1)-й шиной первых выходных шин, выход каждого j-ro элемента И-НЕ соединен с вторым входом

j-го элемента И, выход Р-го элемента НЕ, где P = 1,2,...,n-2, подключен.к второму входу (Р+1)-ro элемента И-НЕ; инверсный выход первого разряда регистра соединен с вторым входом первого элемента И-НЕ, выход (n-1)-го элемента И-НЕ подключен к второму входу (n-1)-го эле,— мента И, первый вход К-го элемента И второй группы (К = 1,...,n-1) подключен к прямому выходу (К+1)-го разряда и-разрядного регистра, второй вход ш-го элемента И (m = 2,... ° п-1) второй группы подключен к выходу (m-1)-ro элемента И-НЕ, а выход К-го элемента И второй группы подключен к К-му входу элемента ИЛИ, выход которого является вторым выходом устройства, прямой выход первого разряда и-разрядного регистра подключен к второму входу первого элемента И второй группы, вход п-го элемента НЕ подключен к выходу

7.07 4 и групп элементов ИЛИ и группу из . n шифраторов, причем каждая группа элементов ИЛИ, кроме первой содержит и"1 элементов ИЛИ, первая грулпа элементов ИЛИ содержит и элементов ИЛИ, в каждый блок выделения старшего разряда группы введен элемент ИЛИ-НЕ, входы которого соединены с выходами элеменов И второй группы своего блока выделения старшего разряда группы, прямые входы разрядов входного кода устройства соединены с входами элемента ИЛИ, выход которого через элемент НЕ соединен с первыми входами элементов И первой группы, выходы которых соединены с первыми входами одноименных элементов ИЛИ первой группы, второй вход каждого из которых соединен с прямым входом одноименного разряда входного кода устройства, инверсные входы разрядов входного кода которого соединены с вторыми входами элементов И первой группы и с первыми входами одноименных элементов И остальных групп, выходы элементов ИЛИ каждой

i-й группы (i = 1,...,п-1) соединены с входами одноименных элементов НЕ первой группы i-го блока выделения старшего разряда группы, выходы элементов И.первой группы каждого блока выделения старшего разряда группы соединены с входами одноименного шифратора группы, группа выходов каждого шифратора является соответствукншей группой выходов устройства, выход каждого элемента И второй группы каждого

i-го блока выделения старшего разряда (i = 1,...,n-1) группы соединен с первым входом одноименного элемента ИЛИ (i+1)-й группы, выход элемента ИЛИ-НЕ i-го (i = 1,...,n) блока аыцеления старшего разряда группы соединен с вторыми входами элементов И (i+1)-й группы, выход первого элемента И 1-й группы (i = 2,...,n) соединен с входом первого элемента НЕ первой группы (i+1)-ro блока выделения старшего разряда группы, выход i-го элемента И (i = 2,...,n) j-й группы (j 1 п-1) соединен с вторым входом i-ro элемента ИЛИ j -ой группы, выход элемента ИЛИ является сигнальным выходом устройст— ва.

3 1164 (n-1)-ro элемента И-НЕ, .а выход под- ". ключен к выходу устройства P2) .

Однако и данное устройство имеет ограниченные функциональные возможности, так как не решает задачу одновременной шифрации единиц и нулей в и-разрядном двоичном коде. . Целью изобретения является расширение функциональных возмож- ностей за счет одновременной шиф- 1О рации единиц и нулей входного кода.

Поставленная цель достигается тем, что в устройство для определения старшего значащего разряда, содержащее группу из п блоков 15, выделения старшего разряда, (пчисло разрядов входного кода), причем .каждый блок выделения старше.го. разряда группы содержит две группы элементов И, две группы элемен- . 20 тов НЕ и группу элементов И-НЕ,причем в каждом блоке выделения стар- . шего разряда группы первый вход каждого i-го элемента И-HE группы (i = 2,...,n) соединен с выходом (i+1)-го элемента НЕ первой группы, первый и второй входы первого элемента И-НЕ группы соединены с выходами соответственно первого и второго элементов НЕ первой группы, 30, выход i-ro элемента И-НЕ группы (i = 1,...,n) через i-й элемент НЕ второй группы соединен с вторым входом (i+1)-ro элемента И-НЕ группы, выход i-го элемента НЕ второй группы (i = 1,...,n-1) соединен с первым входом i-го элемента И первой группы (i = 2,...,n) первый вход первого элемента И первой группы соединен с выходом перво- 40 го элемента НЕ первой группы, вторые входы элементов И первой группы соединены с выходами одноименных элементов И-НЕ группы, первый и второй входы первого элемента И второй группы соединены соответственно с входом первого элемента НЕ первой группы и с входом второго элемента НЕ первой группы, первый вход каждого -ro элемен- щ та Й второй группы (К 2,...,п) соединен с входом Ь-го элемента НЕ первой группы (Ь = З,...,n), второй вход каждого -ro элемента И второй группы соединен с выходом 55

i-re элемента И-НЕ группы (i 1, ...,n), введены элемент ИЛИ, элемент НЕ,п групп из и элементоВ И, ) ) 164707

На фиг.1 приведена структурная схема устройства; на фиг.2 --то же, блок вьделения старшего разряда.

Устройство содержит. элемент ИЛИ 1, элемент НЕ 2, блоки 3 -3 и вьделения старшего разряда, группы элементов ИЛИ 4, группы элементов И 5, сигнальный выход 6 устройства, прямые и инверсные разряды 7 входного кода, шифраторы 8 -8, .выходы 9 элементов ИЛИ 4, выходы 10 -10п, 11 и 12<-12„ блоков 3, выходы 13 устройства. Блок.3 (фиг ° 2) содержит элементы HE 14, элементы И-НЕ

15, элементы И 16, элементы НЕ 17, элементы И 18, элемент ИЛИ-НЕ 19.

Устройство работает следующим образом.

Прямые и инвеосные выходы разрядов анализируемого двоичного кода А подаются на входы 7 устройВозможны три случая: во всех разрядах кода записаны нули, во всех разрядах кода записаны единицы и количество разрядов, в которые записаны единицы, мень-. ше п.

В первом случае на выходе элемента ИЛИ 1 нулевой потенциал, на вторых входах элементов И 5 первой группы разрешающий потенциал.

Инверсный анализируемый код А через открытые элементы И 5, элементы ИЛИ 4 поступает на входы 9 блока

3 вьделения старшего разряда. В блоке 3 выделяется старший значащий разряд. Сигнал, равный единице,бу- . дет на выходе 10, так как на всех входах 9 присутствуют единицы, а на всех остальных выходах 10 должен быть нуль.

На выходах 13 шифратора 8 будет двоичный код, соответствующий номеру старшего разряда (в данном случае ...001). С выходов 11 анализируемый код А с исключенной стар шей единицей поступает на следующий блок 3„ 1 выделения старшего разряда через элементы ИЛИ 4 второй группы. Нулсзой сигнал на выходе 12 блока 3 вьделения старшего разряда будет в случае, если количество единиц на входах 9 данного блока более одной. Следовательно, в данном случае на выходе 12 блока 3 нулевой сигнал, а на элементах И 5 второй группы запрещающий потенциал. В следующем блоке

3 выделения старшего разряда вы-.

i деляется старший значащий разряд из остатка анализируемого кода определяется условие -. количество единиц больше одной или меньше, исключается старший значащий .разряд. Сигнал единицы будет на выходе 10, на выходе 12в. На выходе шифратора 8 двоичный код номера раз10 ряда (...010) . Далее схема работает аналогично.

На выходах шифраторов 8 -8>

1 ) будут последовательно расположенные двоичные коды номеров разрядов анализируемого кода, находящихся в нуле (... 001,...010...011, ...111).

Во втором случае, когда во всех разркдах анализируемого кода запи26 саны единицы, на выходе элемента. ИЛИ 1 будет единичный потенциал, ! а на вторых входах элементов И 5 первой группы — запрещающий потенциал. Прямой код А через элементы

ИЛИ поступает на вхоцы 9 блока Зп вьделения старшего разряда. Дальнейшая работа устройства аналогична описанной в первом случае.

На выходах шифраторов 8„-8 „ будут

ЗО последовательно расположенные двоичные коды номеров разрядов анализируемого кода, нахоцящихся в единице (...000,...010,. ° .011...111).

В третьем случае, когда в К раз3» рядов анализируемого кода записа . ны единицы, на выходе элемента ИЛИ 1 будет единичный потенциал, а на вторых входах элементов И первой группы — запрещающий потенциал. Прямой анализируемый коц А через элементы. ИЛИ поступает. на вход 9 блока 3,„.

В блоке 3„ вьделяется старший значащий разряд, в котором записана единица. С выходов 11 передается на следующий блок Зц анализируемый код А с исключенной старшей единицей. Единичный сигнал будет на выходе 10, .номер которого соответствует номеру разряда, в который была записана старшая единица, а на выходе шифратора 8„ - соответствующий ему двоичный код. На выходах 10 К-го блока 3 к выделения старшего разряда будет единичный сигнал, соответствующий номеру разряда, в который была записана последняя единица, а на выходе шиф7 ратора 8 „ — соответствующий ему двоичный код. На выходе 12 блока

3 единичный потенциал, так как на входы 9 этого блока поступил код, в котором единица записана только в одном разряде, на вторых входах элементов И 5 разрешающий потенциал. На входы 9 блока 3 через открытые элементы И 5, элементы ИЛИ

4 поступит инверсный анализируемый код А. Единичный сигнал будет на выходе 10, номер которого соответ ствует номеру старшего разряда кода

А, в котором записан. нуль, а на вы-. ходе шифратора 8 1 — соответст- . вующий.ему двоичный код. Далее схема работает аналогично описанному в первом случае. На выходах шифратора 8 -8 будут последовательно расположенные двоичные кбды номеров разрядов, в которых записаны единицы, а на выходах шифраторов

8„ „ -8 „ — номера разрядов, находящихся в нуле.

Блок 3 выделения старшего разряда работает следующим образом.

Анализируемый код поступает на входы 9. Элементы И-НЕ 15, НЕ 17 и ,И l6 служат для выделения старшего значащего разряда, поступившего на входы 9. Схема распределяет потенциалы таким образом, что единицы .

164707

8 старшего разряда, распространяясь на значащие младшие разряды, запрещают прохождение сигналов значащих цифр на выходы 10 младших разрядов

5 блока независимо от того, какое число записано в пределах разрядности.

Сигнал, равный единице, будет на том выходе 10, номер которого соответствует входу 9, на котором присутствует старшая единица,на всех остальных выходах 10 должен быть нуль йезависимо от состояний остальных входов 9.

15 Когда число единиц в анализируемом коде больше одной, сигнал равный нулю, будет на выходе элемента ИЛИ-НЕ и выходе 12. Единица старшего разряда- кода, распростра20 няясь о цепочке элементов И-НЕ 15 и элементов НЕ 17, дает разрешение на одни входы элементов И 18, другие входы которых подключены к входам блока 9 младших разрядов. Еди25 ница любого младшего разряда через элемент И 18, элемент. ИЛИ-НЕ поступает на выход 12, а на выходы 11 разряды анализируемого кода с исключенной старшей единицей.

Применение изобретения позволяет расширить функциональные возможности устройства.

1164707

1164707 в,увр цД»

Составитель М. Кудряшев

Редактор М. Келемеш Техред М.Пароцай Корректор Л. Пилипенко

Заказ 4187/45 .Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4