Устройство связи для вычислительной системы

Устройство связи для вычислительной системы

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок синхронизации, п групп каналов связи по m каналов связи в каждой группе и межгрупповые коммутаторы, причем первая группа информационных выходов Е-ГО канала связи . l,..ni - 1)7 в каждой -группе подключена к первой информационной группе входов (t+1)го канала связи в группе, первая группа информационных выходов т-го канала связи каждой группы подключе на к .первой группе информационных входов j-ro (j l,,.,n) межгруппового коммутатора, первая группа инфор мационных выходов k 1 ,. . . (n-l)J межгруппового коммутатора подключена к первой группе информационных входов первого канала связи (и-И)-й группы, первая группа информационных выходов п-го межгруппового коммутатора подключена к первой группе информационных входов первого канала связи первой группы, вторая группа информационных выходов k-ro .межгруппового коммутатора подключена к второй группе информационных входов ()-ro межгруппового коммутатора , вторая группа информационных выходов п-го межгруппового коммутаг тора подключена к второй группе информационных входов первого межгруп-, пового коммутатора, причём каждый канал связи содержит первый мульти-плексор , передающий регистр, приемный регистр, блок сравнения, регистр адреса, блок управления, каждый межгрупповой коммутатор содержит узел контроля состояния, выполненный на многовходовом элементе ИЛИ-НЕ, мультиплексор , блок управления, блок сравнения и регистр адреса последующей группы, причем в каждом канале связи первая группа информационных входов первого мультиплексора канала связи подключена к первой (Л группе информационных входов канала связи, выходы первого мультиплексора канала связи подключены к входам передающего регистра, вьосоды которого подключены к первой группе информационных выходов канала связи, выходы приемного регистра подключены к второй группе информационных выходов 9д 1 канала связи и к группе информационных выходов устройства, управляющий вход приемного регистра подключен к N9 FO выходу разрешения приема информации блока управления канала связи, входы запроса на передачу и подтверждения приема, выходы признака передачи и удовлетворения запроса которого подключены к группе.управляющих входоввыходов канала связи и являются группой управляющих входов-вьгходов устройства , вторая группа информационных входов первого мультиплексора канала связи объединена с группой выхо .дов регистра адреса, первой группой информационных входов блока сравне-

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (! 1) 41») 0 06 Е 15/16.

jgQT 1 Qfg ч ) Я

13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTQPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTMA (21) 3688170/24-24 (22) 09.01.84 (46) 30 ° 06.85. Бюл. 11 24 (72) В. Н ° Заблоцкий, А. А. Самусев, В. Е. Спасский и А, В ° Яскульдович (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

У 1042008, кл. G 06 F 3/04, 1983, 2 ° Авторское свидетельство СССР

Ф 960786, кл. G 06 F 3/04, 1982 (прототип), (54)(57) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЬЛИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок синхронизации, и групп каналов связи по тп каналов связи в каждой группе

,и межгрупповые коммутаторы, причем первая группа инфопмационных выходов

0-го канала связи $f = 1 ......(m — 1) в каждой .группе подключена к первой информационной группе входов (+1)го канала связи в группе, первая группа информационных выходов m-ro . канала связи каждой группы подключена к .первой группе информационных входов j-ro (j 1,...n) межгруппового коммутатора, первая группа информационных выходов к-го 11 = 1,... (п-1)1 межгруппового коммутатора подключена к первой группе информационных входов первого канала связи (k+1)-й группы, первая группа информационных выходов n"го межгруппового . коммутатора подключена к первой группе информационных входов первого канала связи первой группы, вторая группа информационных выходов k-ro .межгруппового коммутатора подключена к второй группе информационных входов (k+1)-го межгруппового коммутатора, вторая группа информационных выходов и-го межгруппового коммутэтора подключена к второй группе информационных входов первого межгруппового коммутатора, причем каждый канал связи содержит первый мульти плексор, передающий регистр, приемный регистр, блок сравнения, регистр адреса, блок управления, каждый меж" групповой коммутатор содержит узел контроля состояния, выполненный на многовходовом элементе ИЛИ-НЕ, мультиплексор, блок управления, блок сравнения и регистр адреса последующей группы, причем в каждом канале связи первая группа информационных входов первого мультиплексора канала связи подключена к первой группе информационных входов канала связи, выходы первого мультиплексора канала связи подключены к входам передающего регистра, выходы которого подключены к первой группе информационных выходов канала связи, выходы приемного регистра подключены к второй группе информационных выходов канала связи и к группе информационных выходов устройства, управляющий вход приемного регистра подключен к выходу разрешения приема информации блока управления канала связи, входы запроса на передачу и подтверждения приема, выходы признака передачи и удовлетворения запроса которого подключены к группе; управляющих входов выходов канала связи и являются группой управляющих входов-выходов устройства, вторая группа информационных входов первого мультиплексора канала связи объединена с группой выхо.дов регистра адреса, первой группой информационных входов блока сравне1164722 ния канала связи и подключена к второй группе информационных входов канала связи и является инФопмапиоиным входом устройства, управляющие входы мультиплексора канала связи подключены к первой группе выходов блока управления канала связи, вход синхронизации которого объединен с управляющим входом передающего регистра и подключен к входу синхронизации канала связи, который подключен к выходу блока синхронизации, выход результата сравнения блока сравнения канала связи поразрядно подключен к входу признака результата блока управления канала связи, вторая группа информационных входов блока сравнения канала связи подключена к первой группе информационных входов канала связи, выход узла контроля состояния каждого мех<группового коммутатора подключен к входу разряда контроля занятости регистра приема-передачи блока управления коммутатором, первая и вторая группы информационных входов первого мультиплексора межгруппового коммутатора объединены соответственно с первой и второй группами информационных входов межгруппового коммутатора соответственно, третья группа информационных входов блока сраьнения межгруппового коммутатора подключена к группе выходов регистра адреса последующей группы, выход результата сравнения блока сравнения межгруппового коммутатора поразрядно подключен к входу признака результата блока управления коммутатором, выходы управления работой мультиплексора которого подключены к управляющим входам первого мультиплексора, межгруппового коммутатора, о т л и ч а ю щ е е с я тем, что с целью пввышения быстродействия, в него дополнительно введены в каждую группу каналов связи коммутатор управляющих сигналов, в каждый канал связи второй мультиплексор, а в каждый межгрупповой коммутатор два мультиплексора, три регистра приема-передачи, регистр адреса предыдущей группы, причем третьи группы информационных входов каждого канала связи j-й группы каналов связи объединены и подключены к третьей группе информационных выходов

j-го межгрурпового коммутатора (j - 1,...,и), управляющие вход и выход которого подключены к входу запроса на запись и выходу подтверждения приема в общей шине коммутатора управляющих сигналов каждой группы каналов связи, управляющие входьг выходы группы коммутатора управляющих сигналов каждой группы каналов связи подключены к управляющим входам-выходам подтверждения приема, признака приема и состояния регистра передачи каждого иэ каналов связи группы, причем в каждом канале связи

j-й группы третья группа информационных входов первого мультиплексора объединена с первой группой ин» формационных входов второго мультиплексора и третьей группой информационных входов блока сравнения канала связи и подключена к третьей группе информационных входов канала связи, вторая группа информационных входов второго мультиплексора подключена к первой группе информационных входов канала связи, выход второго мультиплексора подключен к входу приемного регистра, а управляющие входы второго мультиплексора подключены к выходам управления работой второго мультиплексора блока управления канала связи, вход состояния регистра передачи которого и выходы подтверждения приема и признака приема подключены к группе управляющих входов-выходов канала связи, а в каждом межгрупповом, коммутаторе выходы регистра адреса предыдущей группы подключены к четвертой группе информационных входов блока сравнения межгруппового коммутатора, первые и вторые группы информационных входов второго и третьего мультиплексоров объединены и подключены к первой и втоРой группам информационных входов межгруппового коммутатора соответственно, выходы первого, второго и третье-. го мультиплексоров псдключены к входам первого, второго и третьего реги стров приема-передачи соответственно, выходы первого, второго мультиплексоров и объединенные с входом узла контроля состояния выходы третьего мультиплексора подключены к первой, второй и третьей группам информационных выходов межгруппового коммутатора соответственно, управляющие входы второго и третьего мультиплексоров подключены к выходам управления работой соответствующего мультиплексо" ра блока управления межгрупповсго

1164722 коммутатора, вход подтверждения приема с общей шины и выход запроса на запись которого подключены к соответствующим входу и выходу межгруппового коммутатора„ выход синхронизации записи блока управления межгруппового коммутатора подключен .к управяяющему входу третьего регистра приема-передачи, вход синхронизации блока управления межгруппового коммутатора . объединен с управляющими входами пер". вого и:второго регистров приема-пере дачи и подключен к входу синхронизации межгруппового коммутатора, который подключен к выходу блока синхронизации, причем блок управления каждого канала связи содержит одиннадцать, элементов И, семь элементов ИЛИ, четыре элемента НЕ, дешифратор, два триггера, причем входы дешифратора подключены к входам результата блока управления канала связи, первый вь1- ход дешифратора подключен к первому входу первого элемента ИЛИ, второй выход дешифратора подключен к первому входу второго элемента ИЛИ, третий выход дешифратора подключен к объединенным второму входу fIe0B0F0 элемента ИЛИ и первому входу третьего элемента ИЛИ, четвертый выход дешифратора подключен к объединенным первому входу первого элемента И.и .второму входу второго элемента ИЛИ, пятый выход дешифратора подключен к первому входу четвертого элемента

HIIH, шестой выход дешифратора подключен к объединенному второму входу четвертого элемента ИЛИ и второму входу третьего элемента ИЛИ, седьмой выход дешифратора подключен к третьему входу первого элемента ИЛИ, выход второго элемента HJIH подключен к объединенным первым входам второго и третьего элементов И, выход третьего элемента ИЛИ подключен к первому входу четвертого элемента И;. выход четвертого элемента И подключен к объединенным первому входу пятого элемента ИЛИ, первому выходу управления работой второго мульти-. плексора блока управления и выходу подтверждения приема блока управления канала связи, выход второго элемента .И подключен к объединенным второму входу пятого элемента ИЛИ и второму выходу управления работой второго мультиплексора блока управления, выход пятого элемента ИЛИ подключен к установочному входу перного триггера, вход синхронизации которого объединен с входом синхронизации второго триггера, первым входом пятого элемента И, первым входом шестого элемента И и подключен к входу синхронизации блока управления канала связи, выход шестого элемента

И подключен к первому входу шестого элемента ИЛИ, выход которого подключен к объединенньм второму входу шес. того элемента И, второму входу тре. тьего элемента И H входу первого элемента НЕ, выход которого подключен к объединенным второму входу пя того элемента И, второму входу первого элемента И, второму входу второго элемента И и второму входу чет. вертого элемента И, выход первого триггера подключен к объединенным второму входу шестого элемента И и выходу признака передачи блока управления канала связи, третий вход шестого элемента ИЛИ объединен с входом сброса первого триггера и подключен к входу подтверждения приема блска управления канала свя. зи, выход пятого элемента И подключен к выходу разрешения приема информации блока, вь1ход первого элемента ИЛИ подключен к объединенным первому входу седьмого элемента И, первому входу восьмого элемен. та И и первому входу девятого элемента И, второй вход которого объединен с входом второго элемента НЕ и подключен к входу признака приема группы управляющих входов-выходов блока, выход девятого элемента И-.. подключен к первому входу седьмого элемента ИЛИ, второй вход которого объединен с третьим входом четвертого элемента ИЛИ, первым входом деся-. того элемента И и подключен к выходу восьмого элемента И, выход третьего элемента И подключен к четвер" тому входу четвертого элемента ИЛИ с выход которого подключен к первому выходу управления работой первого мультиплексора блока, второй выход седьмого элемента ИЛИ подключен к вто- . рому выходу управления работой первого мультиплексора блока, выход первого элемента И подключен к четверто— му входу первого элемента ИЛИ, первый вход одиннадцатого элемента И,объединен с входом третьего элемента НЕ и вторым входом десятого элемента И и подключен к входу запроса на передачу блока, выход третьего элемента НЕ

l l 6 722 подключен к входу сброса второго триггера, установочный вход которого подключен к выходу десятого элемента

И, инверсный выход второго триггера подключен к второму входу одиннадцатого элемента И, третий вход которого подключен к выходу второго элемента .

НЕ, прямой выход второго триггера подключен к выходу удовлетворения запроса блока, выход одиннадцатого эле-: мента И подключен к объединенным нторому входу восьмого элемента И и к входу четвертого элемента НЕ, выход которого подключен к нторому входу седьмого элемента И, выход которого подключен к выходу состояния регистра передачи блока, блок управления каждого межгруппоного коммутатора содержит дешифратор, девять элементов HIIH, шесть элементон И и элемент HE причем входы дешифратора подключены к входам .результата блока, первый вход перного элемента ИЛИ подключен к входу подтверждения приема с общей шины . блока, второй вход первого элемента

ИЛИ подключен к входу контроля занятости регистра приема-передачи блока, выход первого элемента ИЛИ подключен к объединенным нходу элемента НЕ, первому входу первого элемента И и . первому входу второго элемента И, второй вход которого подключен к входу синхронизации. блока, выход второго элемента И подключен к выходу разрешения записи блока, выход перво. го элемента И подключен к объединен.ным первым входам третьего и четвертого элементов И, выходы третьего и четвертого элементов И подключены к выходам управления работой третьего мультиплексора блока, второй вход третьего элемента И объединен с первым входом второго элемента ИЛИ и подключен к выходу третьего элемента ИЛИ, второй вход четвертого элемента И объединен с четвертым. входом второго элемента ИЛИ и подключен к выходу четвертого элемента ИЛИ, выход второго элемента ИЛИ подключен к второму входу первого элемента И и является выходом запроса на запись блока, выход элемента НЕ подключен к объединенным первым входам пятого и шестого элементов И, второй вход пятого элемента И подключен к выходу пятого элемента ИЛИ, выход пятого элемента И подключен к первому,входу шестого элемента ИЛИ, первый вход седьмого элемента ИЛИ подключен к выходу шестого элемента И, первый выход дешифратора подключен к второму входу седьмого элемента ИЛИ, второй ныход дешифратора подключен к объединенным первым входам третьего и пятого элементов ИЛИ, третий выход дешифратора подключен к первому вхс ду восьмого элемента ИЛИ, четвертый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, пятый выход дешифратора подключен к второму входу восьмого элемента ИЛИ, третий вход седьмогс элемента ИЛИ объединен с вторым нходом четнертого элемента ИЛИ и подключен к шестому выходу дешифратора, второй вход пятого элемента ИЛИ объединен с нто" рым входом третьего элемента ИЛИ, третьим входом носьмого элемента

ИЛИ и подключен к седьмому ныходу дешифратора, второй вход шестого элемента И объединен с третьим входом третьего элемента ИЛИ, первым входом девятого элемента ИЛИ и подключен к восьмому выходу дешифратора, второй вход шестого элемента ИЛИ подключен к девятому выходу . дешифратора, четвертый вход восьмого элемента ИЛИ объединен с третьим вхо" . дом шестого элемента ИЛИ и подключен к десятому выходу дешифратора, тре» тий вход четвертого элемента ИЛИ объединен с четвертым входом шесто.

ro элемента ИЛИ и .подключен к одиннадцатому выходу дешифратора, пятый вход восьмого элемента ИЛИ объединен с пятым входом шестого элемента ИЛИ и подключен к двенадцатому выходу дешифратора тринадцатый выход котоt рого подключен к второму входу девятого элемента KIH, третий вход которого объединен с четвертым вхо-. дом седьмого элемента. I+IN и подключен к четырнадцатому выхсду дешифратора, пятнадцатый выход которого подключен к объединенным четвертому входу третьего элемента ИЛИ и четвертому входу девятого элемента ИЛИ, выходы девятого и шестого элементов ИЛИ подключены к выходам управления работой первого мультиплексора блока, выходы седьмого и восьмого элементов

ИЛИ подключены к выходам управления работой второго мультиплексора блока. 1 116

Изобретение относится к вычислительной технике и может быть использовано при построении ЭВМ и многопроцессорных вычислительных систем.

Известны устройства связи для вычислительной системы, содержащие блок синхронизации и объединенные в кольцо каналы связи, каждый из которых содеркит приемные и передающие регистры, блок сравнения, блок управления, ре- 10 гистр адреса, мультиплексор, в которых предусматривается обходной маршрут для каждого канала, благодаря чему сообщение может перемещаться в обход нескольких каналов связи Я .

Недостатком этих устройств связи является низкая пропускная способность при высокой загрузке устройства, т.е. при высокой интенсивности обмена между модулями (процессорами, блоками памяти и т.д.) вычислитель-. ной системы. Это обусловлено тем, что длина обходного маршрута зависит не только от адресации сообщения, ио и от режима функционирования каналов, в результате чего при высокой загрузке устройства связи обходные маршруты практически перестают функционировать.

Наиболее близким к предлагаемому является устройство связи для вычислительной системы, содержащее блок синхронизации, и групп каналов связи по ш каналов связи в каждой группе и межгрупповые коммутаторы, причем 35

"каналы связи каждой группы соединены последовательно в цепь через первые группы информационных входов и выходов, а группы каналов соединены между собой последовательно через меж- 40 групповые коммутаторы в замкнутую в кольцо цепь, при этом входы первой группы информационных входов первого канала любой группы каналов связи соединены с выходами второй группы 45 выходов одного ближайшего предыдуще.го межгруппового коммутатора, а выходы первой группы выходов последнего канала любой группы каналов связи соединены с входами второй группы 50 входов ближайшего последующего межгруппового коммутатора, выходы первой группы выходов любого межгруппового коммутатора соединены с входами первой группы входов одного ближайшего по- 55 следующего межгруппового коммутатора, при этом каждый межгрупповой коммутатор содержит датчик состояния вы4722 2 ходов, представляющий собой элемент

ИЛИ-НЕ, первый селектор-мультиплек- сор коммутатора, блок управления коммутатора, блок сравнения коммутатора и регистр адреса последующей группы, представляющий собой группу переключателей, причем входу первой группы входов коммутатора соединены с входами первой группы информационных входов первого селектора-мультиплексора коммутатора, выходы второй группы информационных входов которого соединены с входами второй группы входов коммутатора, соответствующие входы первой и второй групп входов которого соединены соответственно с первой и второй группами входов блока сравнения коммутатора, третья группа входов которого соединена с выходами регистра адреса последующей группы, а выходы блока сравнения коммутатора соединены с соответствующими входами блока управления коммутатора, первый и второй в.лходы которого соединены с управляющими входами первого селектора-мультиплексора.

Недостатки известного устройства связи - малое быстродействие и низкая пропускная способность, обуслов» ленные необходимостью задавать большой период следования тактовых импульсов синхронизации, равный суммарному времени срабатывания (n-1) межгрупповых коммутаторов, и суммарными задержками сообщений вследствие приостановок перемещений сообщений в группах каналов при конфликтах между сообщениями в межгрупповых коммутаторах.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в устройство связи для вычислительной системы, содержащее блок синхронизации, и групп каналов связи по ш каналов связи в каждой группе и межгрупповые коммутаторы, причем первая группа информационных выходов

К-го канала связи (Р = 1,...(m — 1) в каждой группе подключена к первой информационной группе входов (2+1)го канала связи к группе, первая группа информационных выходов m-ro канала связи каждой группы подключена к первой группе информационных входов j-ro (j- = 1,...,п) межгруппового коммутатора, первая группа

1164.3 информационных Выходов Е-го (1

)...,, (n - l )) межгруппового коммутатора подключена к первой группе информационных входов первого канала связи (k+ 1)-й группы, первая 5 группа информационных выходов n-ro межгруппового коммутатора подключена к первой группе информационных входов первого канала связи первой группы, вторая группа информационных

:выходов k-ro межгруппового коммутатора подключена. к второй группе информационных входов (k + 1)-го межгруппового коммутатора, вторая группа информационных выходов n-ro <5 межгруппового коммутатора подключе» .на к второй группе информационных входов первого межгруппового коммута" тора, причем каждый кайал связи содержит первый мультиплексор, пере- 20 дающий регистр, приемный регистр, блок сравнения, регистр адреса, блок управления, каждый межгрупповой коммутатор содержит узел контроля,состояния, выполненный на многовходовом элементе ИЛИ-НЕ, мультиплексор, блок управления, блок сравнения и регистр адреса последующей группы, причем в каждом канале связи первая группа информационных входов первого 30 мультиплексора канала связи подключена к первой группе информационных входов канала связи, выходы первого мультиплексора канала .связи подключены к входам передающего регистра, 35 выходы которого подключены К первой группе информационных выходов канала связи, выходы приемного регистра под» ключены к второй группе информационных выходов канала связи и к группе 40 информационных выходов устройства связи, управляющий вход приемного регистра подключен к выходу разрешения приема информации блока у равления канала связи, входы запроса на 45 передачу и подтверждения приема. выходы признака передачи и удовлетворения запроса которого подключены к группе управляющих входов-выходов канала связи и являются группой управ- 50 ляющих входов-выходов устройства, вторая группа информационных входов первого мультиплексора канала связи объединена. с группой выходов . регистра адреса, первой группой ннформа- 55 ционных,входов блока сравнения кана-, ла связи и подключена к второй группе информационных входов канала свя722 4 зи и .является информационным входом устройства, управляющие входы мультиплексора канала связи подключены к первой группе вьг<одов блока управления канала связи, вход синхронизации которого объединен с управляющим входом передающего регистра и подключен к входу синхронизации канала связи. который подключен к выходу блока синхронизации, выход результата сравнения блока сравнения канала связи поразрядно подключен к входу признака результата блока управления канала. связи, вторая группа информационных входов блока сравнения канала связи подключена к первой группе информационных входов канала связи, выход узла контроля состояния каждого межгруппового коммутатора подключен к входу разряда контроля эанятости регистра приема-передачи блока управления коммутатором, первая и вторая группы информационных входов первого мультиплексора межгруппового коммутатора объединены соответственно с первой и второй группами информационных входов межгруппового коммутатора соответственно, третья группа информационных входов блока сравнения межгруппового коммутатора подключена к группе выходов регистра адреса последующей группы, выход результата сравнения блока сравнения межгруппового коммутатора поразрядно подкпючен к входу признака результата блока управления коммутатором, выходы управления рабстой мультиплексора которого подключены к управляющим входам первого мультиплексора межгруппового коммутатора„ дополнительно введены в каждую группу каналов связи коммутатор управляющих сигналов, в каждый канал связи вто» рой мультиплексор, а в каждый межгрупповой коммутатор два мультиплек", сора, три регистра приема-передачи, регистр адреса предьдущей группы, причем третьи группы информационных входов каждого канала связи j-й группы каналов связи объединены и подключены к третьей группе информационных выходов j-го межгруппового коммутатора (j = 1,...,n), управляющий вход и выход которого подключены к входу запроса на запись и выходу подтверждения приема в общей шине коммутатора управляющих сигналов каждой группы каналов связи, управляющие входы-выходы группы ком1164722 мутатора управляющих сигналов каждой, группы каналов связи подключены к управляющим входам-выходам подтверж- дения приема, признака приема и состояния регистра передачи каждого из 5 каналов связи группы, причем в каж дом канале связи j-й группы третья группа информационных входов первого мультиплексора объединена с первой группой информационных входов второгс 1б мультиплексора и третьей группой информационных входов блока сравнения канала связи и подключена к третьей группе информационных входов канала связи, вторая группа ин- 15 формационных входов второго мультиплексора подключена к первой группе информационных входов канала связи, выход второго мультиплексора подключен к входу приемного регистра, а управляющие входы второго мультиплексора подключены к выходам управления работой второгомультиплексора блока управления канала связи, вход состояния регистра передачи которого и выходы подтверждения приема и признака.приема подключены к группе управляющих входов-выходов канала связи, а в каждом межгрупповом коммутаторе выходы регистра адреса предыдущей группы 30 подключены к четвертой группе информационных входов блока сравнения межгруппового коммутатора, первые и вторые группы информационных входов второго и третьего мультиплексоров объединены и подключены к первой и второй группам информационных входов межгруппового коммутатора соответствеино, выходы nepaoro, второго и третьего мультиплексоров подключены 4© к входам-первого, второго и третьего регистров приема-передачи соответственно, выходы первого, второго муль, типлексоров и объединенные с входом узла контроля состояния выходы тре- .-"5 тьего мультиплексора подключены к первой, второй и третьей группам информационных выходов межгруппового коммутатора соответственно, управлякщие входы второго и третьего муль- 5О типлексоров подключены к выходам управления работой соответствующего мультиплексора блока управления межгруппового коммутатора, вход подтверждения приема с общей шины и выход запроса на запись которого подключены к соответствующим входу и выходу межгруппового коммутатора, выход синхронизации записи блока управления межгруппового коммутатора подключен к управляющему входу-третьего регистра приема-передачи, вход синхронизации блока управления межгруппового коммутатора объединен с управляющими входами первого и второго регистров .приема-передачи и подключен к входу синхронизации межгруппового коммутатора, который подключен к выходу блока синхронизации, причем блок управления кайцьго канала связи содержит одиннадцать элементов И, семь элементов ИЛИ, четыре элемента НЕ, дешифратор, два триггера, причем входы дешифратора.подключены к входам результата блока управления канала связи, первый выход дешифратора под-i ключей к первому входу первого элемента ИЛИ, второй выход дешифратора подключен к первому входу второго элемента ИЛИ, третий выход дешифратора

-подключен к объединенным второму вхо ду первого элемента ИЛИ и первому входу третьего элемента ИЛИ, четвертый выход дешифратора подключен к объединенным первому входу первого элемента И и второму входу второго элемента ИЛИ, пятый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, шестой выход дешифратора подключен к объединенному второму входу четвертого элемента

ИЛИ и второму входу тоетьего элемен,та ИЛИ . седьмой выход дешифратора подключен к третьему входу первого элемента ИЛИ, выход второго элемента ИЛИ подключен к объединенным первым входам второго и третьего элементов И, выход третьего элемента ИЛИ подключен к первому входу четвертого элемента И, выход четвер" того элемента И подключен к объединенным первому входу пятого элемента

ИЛИ, первому выходу управления работой второго мультиплексора блока управления и выходу подтверждения приема блока управления канала связи, выход второго элемента И подключен к объединенным второму входу пятого элемента ИЛИ и второму выходу управления работой второго мультиплексора блока управления, выход пятого элемента ИЛИ подключен к установочному входу первого триггера, вход синхронизации которого объединен е входом синхронизации второго триггера, первым входом пятого элемента И, первым входом шестого элемента И и

20 .7 1164 подключен к входу синхронизации бло:ка управления канала связи, выход шестого элемента И подключен к первому входу шестого элемента ИЛИ, выход которого подключен к объединенным второму входу шестого элемента

И, второму входу третьего элемента

И и входу первого элемента НЕ, выход которого подключен к объединенным второму входу пятого элемента И,. 10 второму входу первого элемента И, второму входу второго элемента И и второму входу четвертого элемента

И, выход первого триггера подключен к объединенным второму входу шестого элемента И и выходу признака передачи блока управления канала связи, третий вход шестого элемента

ИЛИ объединен с входом сброса первЬго триггера и подключен к входу подтверждения приема блока управления канала связи, выход пятого элемента И подключен к выходу разрешения приема информации блока, выход

"первого элемента ИЛИ подключен к объединенным первому входу седьмого элемента И, первому входу восьмого элемента И и первому входу девятого элемента И, второй вход которого объединен с входом второго элемента

НЕ и подключен к входу признака приема группы управляющих .входов — выхо". дов блока, выход девятого элемента И подключен к первому входу седьмого элемента ИЛИ, второй вход которого объединен с третьим входом четвертогоЗ5 элемента ИЛИ, первым входом десятого элемента И н подключен к выходу вось- мого элемента И, выход третьего элемента И подключен к четвертому входу четвертого элемента ИЛИ, выход которого подключен к первому выходу управления работой первого мультиплексора блока, второй выход седьмого элемента ИЛИ подключен к второму выходу управления работой первого мультиплек 5 сора блока, выход первого элемента И подключен к четвертому входу первого элемента ИЛИ, первый вход одиннадцатого элемента И объединен с входом третьего элемента НЕ и вторым входом десятого элемента И и подключен к входу запроса на передачу блока,. выход третьего элемента HE подключен к входу сброса второго триггера, установочный вход которого подключен к выходу десятого элемента И, инверсный выход второго триггера подключен к второму входу одиннадцатого элемента

722 .8

И, третий вход которого подключен к выходу второго элемента НЕ, прямой вы" ход второго триггера подключен к выходу удовлетворения запроса блока, . выход одиннадцатого элемента И подключен к объединенным второму входу восьмого элемента И и к входу четвертого элемента НЕ, выход которого подключен к второму входу седьмого элемента

И, выход которого подключен к выходу состояния регистра передачи блока, блок управления каждого межгруппового коммутатора содержит дешифратор, девять элементов ИЛИ,.шесть, элементов И и элемент НЕ, причем .входы дешифратора подключены к входам результата блока, первый вход первого элемента

ИЛИ подключен к входу подтверждения приема с общей шины блока, второй вход первого элемента ИЛИ подключен к входу контроля занятости регистра приема-передачи блока, выход первого элемента ИЛИ подключен к объединенным входу элемента НЕ, первому входу первого элемента И и первому входу второго элемента И, второй вход которого подключен к входу синхронизации . блока, выход второго элемента И подключен к выходу разрешения записи блока, выход первого элемента И подключен к объединенным первым входам третьего и четвертого элементов И, выходы третьего и четвертого элементов И подключены к выходам управления работой третьего мультиплексора блока, второй вход третьего элемента И объединен с первым входом второго элемента ИЛИ и подключен к выходу третьего элемента ИЛИ, второй вход четвертого элемента И объединен с четвертым входом второго элемента

ИПИ и подключен к выходу четвертого . элемента ИЛИ, выход второго элемента

ИЛИ подключен к второму входу первого элемента И и является выходом запроса на запись блока, выход элемента HE подключен к объединенным первым входам пятого и шестого элементов И, второй вход пятого элемен" та И подключен к выходу пятого эле-, мента ИЛИ, выход: пятого элемента И подключен к первому входу шестого элемента ИЛИ, первый вход седьмого элемента ИЛИ подключен к выходу шестого-элемента И, первый выход дешифрато. ра подключен к второму входу седьмого элемента ИЛИ, второй выход дешифрато. ра подключен к объединенным первым

9 1164 входам третьего и пятого элементов ИЛИ, третий выход дешифратора под» ключен к первому входу восьмого эле" мента ИЛИ, четвертый выход дешифратора подключен к первому входу четвертого элемента ИЛИ, пятый выход дешифратора подключен к второму входу восьмого элемента ИЛИ, третий вход седьмого элемента ИЛИ объеди» нен с вторым входом четвертого эле- 10 мента ИЛИ и подключен к шестому вьгходу де пифратора, второй вход пятого элемента ИЛИ объединен с вторым входом третьего элемента ИЛИ, третьим входом восьмого элемента ИЛИ и подключен к седьмому выходу дешифс ратора, второй вход шестого элемента И объединен с третьим входом третьего элемента ИЛИ, первым входом девятого элемента ИЛИ и подключен к 20 восьмому выходу.дешифратора, второй вход шестого элемента ИЛИ подключен ,к девятому выходу дешифратора, четвертый вход восьмого элемента ИЛИ объединен с третьим входом шестого д ,элемента ИЛИ и подключен к десятому выходу дешифратора, третий вход четвертого элемента ИЛИ .объединен c четвертым входом шестого элемента

ИЛИ и подключен к одиннадцатому выходу дешифратора, пятый вход восьмого элемента ИЛИ объединен с пятым входом шестого элемента ИЛИ и подключен к двенадца