Устройство для воспроизведения функций

Устройство для воспроизведения функций

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее два блока памяти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, подключенного аналоговым входом к выходу двухпо лярного источника опорного нааряжения и к аналоговому входу второго цифроаналогового прео.бразователя, а выходом к аналоговому входу третьего цифроаналогового пpeoбpaзoвafeля, соединенного выходом с входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя , подключенного цифровым входом к вьрсоду второго блока памяти, причем выход второго цифроаналогового преобразователя соединен с аналоговым входом пятого цифроаналогового преобразователя, отличающееся тем, что, с целью повьшения точности аппроксимации функций, в него дополнительно введены ,.с шестого по восьмой цифроаналоговые преобразователи , элементы И, ИЛИ и И-НЕ, триггеры, реверсивные регистры сдвига , счетчики, дешифраторы и генератор тактовых импульсов, соединенньй выходом с первым входом первого элемента И и с первым входом первого элемента И-НЕ,, подключенного вторым входом к шине запуска, устройства, третьим входом - к прямому выходу первого триггера, а выходом - к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входам начальной установки первого и второго реверсивных регистров сдвига и первого блока памяти и к первым входам с второго по пятый элементов ИЛИ, соО ) единенньгх вторыми входами с выходами первого дешифратора, а выходами со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно , причем седьмой цифроаналоговьй преобразователь подключен аналоо: . говьм входом к вьосоду двухполярного 4: источника опорного напряжения и к аналоговому входу шестого, цифроана логового преобразователя, а выходомсл к аналоговому входу восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя, и с выходом пятого цифроаналогового преобразователя подключенного цифровым входом к выходу второго блока памяти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразовагеля соединен с выходом шестого цифроаналогового

П9) О 3):

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИН

4rs>) G 06 G 7 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3687232/24-24 (22) 09;01.84 (46) 30,06.85. Бюл, 9 24 (72) С.Ф. Свиньин и Б.А. Максимов (53) 681.335(088.8) (56) 1. Верлань А.Ф. и др. Электронные функциональные преобразователи систем автоматики, Киев, "Техника", 196 1, с. 75, рис, 20, 2. Авторское свидетельство СССР

1057966, кл. G 06 G 7/26, 1982.

3. Смолов В.Б. Функциональные преобразователи информации, Л,, Энергоиздат, 1982, с. 225, рис. 6.5 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее два блока памяти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, подключенного аналоговым входом к выходу двухполярного источника опорного напряжения и к аналоговому входу второго цифроаналогового преобразователя, а выходомк аналоговому входу третьего цифроаналогового преобразователя, соединенного выходом с входом выходного. операционного усилителя и с выходом четвертого цифроаналогового преобразователя,-подключенного цифровым входом к выходу второго блока памяти, причем выход второго цифроаналогового преобразователя соединен с аналого- вым входом пятого цифроаналогового преобразователя, о т л и ч а ю щ ее с я тем, что, с целью повышения точности аппроксимации функций, в него дополнительно введены . с шестого по восьмой цифроаналоговые преобразователи, элементы И, ИЛИ и И-НЕ, триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и генератор тактовых импульсов, соединенный выходом с первым входом первого элемента И и с первым входом первого элемента H-HE,, подключенного вторым входом к шине запуска устройства, третьим входом — к прямому выходу первого триггера, а выходом — к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входам начальной установки первого и второго реверсивных регистров сдвига и первого блока памяти и к первым входам с второго по пятый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами— со стробирукицими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно, причем седьмой цифроаналоговый преобразователь подключен анало- а .говым входом к выходу двухполярного р источника опорного напряжения и к аналоговому входу шестого. цифроаналогового преобразователя, а выходом— к аналоговому входу восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя. и с выходом пятого цифроаналогового преобразователя подключенного цифровым входом к выходу второго блока памяти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразователя соединен с выходом шестого цифроаналогового

1164 преобразователя, подключенного цифровым входом к выходу первого блока .памяти и к цифровым входам второго и седьмого цифроаналоговых преобра.зователей, а стробирующие входы третьего, четвертого, пятого и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора, подключенного первым информационным входом к выходу старшего разряда первого реверсивного регист. ра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока памяти и к информационному входу первого разряда первого реверсивного. регистра сдвига, соединенного выходом первого разряда с информационным входом своего старшего разряда, входом управления сдвигом — с выходом переноса первого счетчика, входом управления сдвигом вправо второго реверсивного регистра сдвига, вторым входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управления сдвигом влево с выходом второго элемента И, вхо. дом второго элемента НЕ, счетным входом второго счетчика и с входом управления сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разряда к информационному входу своего старше-!

ro разряда, а выходом старшего разряда — к информационному входу своего первого разряда, вторым информационным входам первого и второго дешифраторов и к второму адресному входу первого блока памяти, причем адресные входы второго блока памяти соединены с выходами разрядов первого и второго счетчиков, первый счетчик подключен счетным входом к выходу переноса второго счетчика

I и к второму входу шестого элемента

ИЛИ, а. входом обнуления — к выходу первого элемента НЕ, входу обнуления второго счетчика и к входу обнуления третьего счетчика, соединенного счетным входом с выходом шесто го элемента ИЛИ, выходами разрядов— с соответствующими адресными входами первого блока памяти, а выходом переноса — со стробирукщим входом первого триггера, подключенного входом установки в "1" к шине сброса устройства, а инверсным выходом --к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и к входу установки в

tt tl

1 второго триггера, соединенного входом обнуления с выходом первого элемента ИЛИ, прямым выходом — с вторым входом второго элемента И, а инверсным выходом — с вторым входом второго элемента И-НЕ, причем стробиРующий вход второго дешифратора подключен к выходу второго элемента НЕ

Изобретение относится к автоматике и вычислительной технике и может найти применение для воспроизведения функций одной переменной.

Известно устройство для воспроизведения функций, содержащее блок компараторов, блок памяти, коммутирующую матрицу, блоки возведения в степень, блоки умножения, источник сигнала развертки и выходной сумматор j1) .

Недостатками устройства являются пониженная инструментальная точность

2 воспроизведения функций и относительная конструктивная сложность.

Известно также устройство для воспроизведения функций, содержащее генератор импульсов, делитель частоты, триггер, элементы И, элементы задержки, счетчики, блоки памяти и интеграторы (2). Недостатком данного устройства яв1р ляется сложность технической реализации, Наиболее близким к изобретению является устройство для воспроизведе1164745 ния функций, содержащее два блока памяти, первый иэ которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, подключенного аналоговым входом .к выходу .двухполярного источника опорного напряжения и к аналоговому входу второ. го цифроаналогового преобразователя, а выходом — к аналоговому входу третьего цифроаналогового преобраэо- tO вателя, соединенного выходом с входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго бло-35 ка памяти, причем выход второго цифроаналогового преобразователя соединен с аналоговым входом пятого цифро-! аналогового преобразователя, подключенного цифровым входом к выходу

20 младших разрядов регистра кода развертки и к цифровому входу третьего цифроаналогового преобразователя, соединенного аналоговым входом с выходом пятого цифроаналогового преобразователя, причем цифровой вход второго цифроаналогового .преобразователя подключен к выходу третьего блока памяти, соединенного адресным входом с адресными входами первого и второ= З0

ro блоков памяти и с выходами старших разрядов регистра кода развертки, а аналоговый вход четвертого цифроаналогового преобраэонатсля подключен к выходу двухполярного источника опорного напряжения (3) . . Недостатком устройства является пониженная точность воспроизведения функций, обусловленная квадратичным характером представления аппроксими40 рукщих функций на подинтервальных разбиениях.

Цель изобретения — повышение точности аппроксимации функций.

Поставленная цель достигается тем,45 что в устройство для воспроизведения функций, содержащее два блока памяти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, 50 подключенного аналоговым входом к выходу двухполярного источника опорного

I напряжения и к аналоговому входу второго цифроаналогового преобразователя, а выходом — к аналоговому 55 входу третьего цифроаналогового пре-, образователя, соединенного выходом с входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго блока памяти, причем выход .второго цифроаналогового преобразователя .соединен с аналоговым входом пятого цифроаналогового преобразователя, дополнительно введены с шестого по восьмой цифроаналоговые преобразователи, элементы И, ИЛИ, HE u

И-HE триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и ге-. нератор тактовых импульсов, соединенный выходом с первым входом первого элемента И и первым входом первого элемента И-НЕ, подключенного вторым входом к шине запуска устройства, третьим входом — к прямому выходу первого триггера, а выходом — к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИПИ, входом начальной установки первого и второго реверсивных регистров сдвига и первого блока памяти и к первым входам с вто рого по пятый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами—

I со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно, причем седьмой цифроаналоговый преобразователь подключен аналоговым входом к выходу двухполярного источника опорного напряжения и к аналоговому входу шестого цифроаналогового преобразователя, а выходом— к аналоговому входу. восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя и с выкодом пятого цифроаналогового преобразоваI теля, подключенного цифровым входом к выходу второго блока памяти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразователя соединен с выходом шестого цифроаналогового преобразователя, подключенного. цифровым входом к выходу первого блока памяти и к цифровым входам второго и седьмого цифроаналогового преобразователей, а стробирующие входы третьего, четвертого, пятого и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора, подключенного первым ин1164745

56

55 формацыонным входом к выходу старшего разряда первого реверсивного реrHcTpa сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока памяти и к информационному входу первого разряда первого реверсивного, регистра сдвига, соединенного выходом первого разряда с информацион. ным входом своего старшего разряда, входом управления сдвигом — с выходом переноса счетчика, входом управления сдвигом вправо второго.реверсивного регистра сдвига, вторЫм входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управления сдвигом влево— с выходом второго элемента И, входом второго элемента НЕ, счетным входом второго счетчика и с входом управления сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разряда к информационному входу своего старшего раз/ ряда, а выходом старшего разряда— к информационному входу своего первого разряда, вторым информационным входам первого и второго дешифрато, ров и к второму адресному входу пер. вого блока памяти, причем адресные входы второго блока памяти соединены с выходами разрядов первого и второго счетчиков,.первый счетчик подклю,чен счетным входом к выходу переноса второго счетчика и к второму вхо-! ду шестого элемента ИЛИ, а входом обнуления — к выходу первого элемен-. та НЕ, входу обнуления второго счетчика и к входу обнуления третьего счетчика, соединенного-счетным входом с выходом шестого элемента ИЛИ, выходами разрядов — с соответствующими адресными входами первого блока памяти, а выходом переноса — со стробирующим входом первого тригге- ра,.подключенного входом установки, в единицу к шине сброса устройства, а инверсным выходом — к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента. И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и .к входу установки в "1" второго триггера, соединенного входом . обнуления с выходом первого элемен-. та ИЛИ, прямым выходом — с вторым входом второго элемента И, а инверс-1

1S

26

35 ным вЬсходом — с вторым входом второ- го элемента И-НЕ, причем стробирующий вход второго дешифратора подключен к выходу второго элемента НЕ.

На фиг, 1 изображена блок-схема устройства; на фиг, 2 — графики, поясняющие его работу.

Устройство для воспроизведения функций содержит первый элемент НЕ 1, первый .элемент И-НЕ 2, первый эле- мент ИЛИ 3, цвухполярный источник-4 опорного напряжения, генератор 5 тактбвых импульсов, первый триггер 6 (D-.òèïà), второй триггер 7 (RS-типа). первый элемент И 8, второй элемент

И-НЕ .9, второй элемент И 10, второй элемент НЕ 11, второй элемент ИЛИ 12, а также состоит из первого и второго реверсивных регистров 13 и 14 сдвига, первого, второго и третьего счетчиков 15, 16 и 17, первого блока

18 памяти (постоянного запоминающего устройства ординат сплайна), первого и второго дешифраторов 19 и 20, второго блока 21 памяти (постоянного запоминающего устройства. формы сплайна), третьего, четвертого, пятого и шестого элементов ИЛИ 22, 23, 24 и 25, а также включает с первого по восьмой цифроаналоговый преобразова. тели 26-.33 и выходной операционный усилитель 34.

Устройство работает следующим образом.

Внешнее устройство (например, ЭВМ) подает на шину сброса устройства сигнал, по которому триггер 6устанавливается в единичное состояние. На прямом выходе триггера 6 появляется сигнал, свидетельствующий. о готовности к работе. По этому сигналу.внешнее устройство подает на шину запуска, подключенную к второму входу элемента И-НЕ 2, сигнал запуска. Сигналом с выхода элемента И-НЕ 2 устройство устанавливается в исходное состояние: триггер 7 устанавливается в единичное состо". якие, триггер 6 и счетчики 15-17 обнуляются, в регистре 13 устанав ливается код "01 10", в регистре 14 устанавливается код "0101"; сигнал . с выхода элемента И-НЕ 2 устанавливает на выходе всех разрядов блока памяти нули и через элементы ИЛИ 12, 24"25 стробируют запись нулевого кода в цифроаналоговые преобразователи 26, 27, 31 и 32. Выходное на745

7 1164 пряжение этих преобразователей становится равным нулю, что приводит к установке нулевого напряжения на выходе операционного усилителя 34.

Сигнал с инверсного выхода триггера 6 отпирает элемент И 8 для прохождения импульсов генератора 5 °

Первый импульс с выхода элемента И 8 установит триггер 7 в единичное состояние и одновременно запишет инфор- 10 мацию с выхода блока 18 памяти в цифроаналоговый преобразователь 26 за счет прохождения стробирующего импульса через элемент ИЛИ 12, так как на информационные входы дешифра- 15 тора 19 (стробирующего сигналом с выхода элемента И-НЕ 9) в этот момент подается код "00" с выходов третьих разрядов регистров 13 и 14. Таким образом, на выходе преобразователя 26 20 установится напряжение, соответствующее ординате максимума сплайна третьего порядка с номером "00".

8 влево на один разряд содержимое регистров 13 и 14; На выходе третьего разряда регистра 13 устанавливается логическая единица, а на выходе третьего разрмда регистра 14 — логический нуль.

Третий импульс с выхода элемента НЕ 11, стробируя дешифратор 20, запишет код с выхода блока 21 памяти, соответствующий начальной точке участка (2h Çh) в цифроаналоговый преобразователь 30, так как на информационных входах дешифратора

20 установлен код "10".

Задний фронт третьего импульса с выхода элемента И 10 установит в счетчике 16 код "11", соответствующий участку формы сплайна (Çh, 4h), и сдвигает влево на один разряд содержимое регистра 13 и 14. На выходах третьих разрядов регистров

13 и 14 теперь установятся логичес-: .кие сигналы 10" и "1" соответственно.

Поскольку триггер 7 находится в единичном состоянии, то второй им25 пульс с выхода элемента И 8 через элемент И 10 и элемент .НЕ 11 стробирует через дешифратор 20 запись кода с выхода блока 21 памяти в цифроаналоговый преобразователь 28, так как на выходах третьих разрядов регистров 13 и 14 еще сохраняется код

"00". Задний фронт этого же импульса с выхода элемента И 10 устанавливает код "01" в счетчике 16 (этот 35 счетчик выполнен двухразрядным) и сдвигает влево на один разряд содержимое регистров 13 и 14. На выходах третьих разрядов этих регистров устанавливается единичный сигнал. 40

Счетчик 16 служит для выбора одного из четырех участков (О, h) (h, 2h), (2h, 3h) и (Çh, 4h) в форме сплайна (фиг. 2, где h — шаг аппроксимации) . Так как в счетчике 16 теперь установлен код "01", то на выходе блока 2 1 памяти устанавливается код ординаты формы сплайна для начальной точки участка. Второй импульс . с выхода элемента НЕ 11, стробируя 50

1 дешифратор 20, запишет этот код в, цифроаналоговый преобразователь 33, так как на информационных входах дешифратора 20 установлен код "11", Задний фронт импульса с выхода эле- 55 мента И 10 установит в счетчике 16 код 10", соответствующий участку формы сплайна (2h, 311), и сдвинет

Четвертый импульс с выхода элемента НЕ 11, стробируя дешифратор

20, запишет код с выхода блока 21 памяти, соответствующий начальной точке участка (Çh, 4h),формы сплай-. на, в цифроаналоговый преобразователь 29.

Задний фронт четвертого импульса с выхода элемента И 10 вызовет переполнение счетчика !6. Сигнал переполнения счетчика 16 добавит единицу в счетчик 15 и переведет таким ббра3оМ текущую ординату внутри участка формы сплайна из нулевого в первое положение. В результате вышеописан ных процессов на выходе операционного усилителя 34 появится напряжение, соответствующее начальной точке первого участка аппроксимации saданной функции.

Следующие четыре импульса с .выходов элементов НЕ 11 и И 10 вызовут повторение описанных процессов для нового состояния счетчика 15 и на выходе усилителя 34 появится напряжение, соответствующее второй точке первого участка аппроксимации заданной функции.

На выходе усилителя 34 после каждых четырех импульсов с выходов элементов НЕ l1 и И 10 будет появляться напряжение, соответствующее очередной точке первого участка аппроксимации заданной функции, до тех пор, пока не переполнится счет9 11647 чик 15. В этот момент сигналы переполнения с выхода счетчиков 15 и 16 через элемент ИЛИ 25 добавят единицу в счетчик 17 (участков аппроксимации) кода, указывающего теперь на второй участок аппроксимации заданной функции. В то же самое время сигнал переполнения счетчика 15 сдвинет вправо на один разряд содержимое регистров

13 и 14 и на выходах третьих разря- tg дов этих регистров установятся "0" и "1" соответственно. Такой сдвиг необходим при каждом увеличении номера участка аппроксимации, так как при изменении этого номера меняется соответствие номеров участков формы сплайна и номеров преобразователей

28-30, 33, хранящих код точки соот.— ветствующего участка формы сплайна.

Кроме этого, сигнал переполнения счетчика 15 через элемент ИЛИ 3 установит триггер .7 в "0", разрешив тем самым стробирование дешифратора 19 новым импульсом с выхода элемента

И-НЕ 9. В результате код с выхода 2s блока 18 памяти, соответствующий ординате максимума сплайна со следующим по порядку номером "01", запишется в преобразователь 31 сигналом с выхода элемента ИЛИ 23, так как на информационных входах дешифратора

19 установлен код "01". Тот же импульс с выхода элемента И-НЕ 9 уста-. новит триггер 7 в "1", и описанные

45 10 вьппе процессы будут продолжаться до появления сигнала переполнения счетчика 17, который установит триггер 6 в "1". На этом работа устройства закончена.

В произвольный момент времени на выходе операционного усилителя 34 поддерживается напряжение

00 ьфо ФО 63,1 3,!

+.С„,.Б„, + С„° В, ), где В „, В, В1, В1 - коды ординат формы соответствующих сплайнов третьей степени в данный момент времени, на данном участке аппроксимации;

СВ40 С6% у

С 3 Свез — коды ординат максимумов соответствующих сплайнов третьей степени на данном участке аппроксимации;

Uо„ вЂ” опорное напряжение на выходе источника 4.

Таким образом, предлагаемое устрой,ство по сравнению с прототипом реализует аппроксимацию заданных функций сплайнами третьего порядка, тем самым повышая точность воспроизведения.

1164 745

1164745

5h бй 7h.

Редактор Л. Авраменко филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Фиг Я

Составитель С. Казинов Техред М.Пароцай Корректор О. Тигор

Заказ 41.89/47 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий. 113035, Москва, Ж-35, Раушская наб., д. 4/5