Устройство для решения краевых задач

Устройство для решения краевых задач

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее два блока формирования частного решения, каждый из которых содержит кодоуправляемую R-сетку, два коммутатора сеток, два элемента И, два дешифратора и два шифратора, выход первого из которых подключен к первому входу первого дешифратора и к первому входу первого элемента И, выход которого соедигйен с первым входом задания проводимостей кодоуправляемой R-сетки, первая группа внутренних и граничных узлов которой подключена к группе информационных входов первого коммутатора сеток, управлянщий вход которого соединен с вьпсодом первого дешифратора и с вторым входом первого элемента И, выход второго шифратора подключен к первому входу второго дешифратора и к первому входу второго зле мента И, выход которого соединен с вторым входом задания проводимостей кодоуправляемой R-сетки, вторая труп- : па внутренних и граничных узлов которой подключена к группе информационных входов первого коммутатора сеток управляняций вход которого соединен с выходом первого дешифратора и с вторым входом второго элемента И, первый и второй коммутаторы, выходы которых подключены соответственно к входам первого и второго аналого-цифровых преобразователей, коммутатор конфигураций, шифратор кода адреса, регистр кода адреса, регистр кода конфигураций, первьй лок микропрограммного управления, состоящий из регистра микрокоманд, узла памяти, коммутатора адреса микрокоманд, счетчика микрокоманд, регистра команд и коммутаторд условий, выход которого подключен к управляюп ему входу коммутатора адреса микрокоманд, выход ко (Л торого соединен с входом разрешения ,счета счетчика микрокоманд и с входом узла памяти, группа выходов которого подключена к группе входов регистра микрокоманд, адресный выход /которого соединен с входом предварительной записи кода счетчика микрокоманд , быход которого подключен к первому информационному входу комму05 татора адреса микрокоманд, второй ин4;; формационный вход которого соединен с выходом безусловного перехода реJiik гистра микрокоманд, выход условного Kl перехода которого подключен к управляющему входу коммутатора условий, выход регистра команд соединен с третьим информационным входом коммутатора микрокоманд, вход запуска устройства подключен к счетному входу счетчика микрокоманд и к входу регистра микрокоманд первого блока микропрограммного управления, вход записи даншлх устройства соединен с информа

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК ()9) О)) 4(51) G 06 J 1/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

)))3 ; -Р"") Цъ; «и p q

ОПИСАНИЕ ИЗОБРЕТЕНИЯ - !" ;...13

H АВТОРСНОМУ СВИДЕТЕЛЬСТВУ управляющий вход которого соединен с выходом первого дешифратора и с вторым входом второго элемента И, первый и второй коммутаторы, выходы которых подключены соответственно к входам первого и второго аналого-цифровых преобразователей, коммутатор конфигураций, шифратор кода адреса, регистр кода адреса, регистр кода конфигураций, первый -блок микропрограммного управления, состоящий из регистра микрокоманд, узла памяти, коммутатора адреса микрокоманд, счетчика микрокоманд, регистра команд и комйутатора условий, выход которого подключен к управляющему входу коммутатора адреса микрокоманд, выход коА торого соединен с входом разрешения . счета счетчика микрокоманд и с вхо дом узла памяти, группа выходов которого подключена к группе входов регистра микрокоманд, адресный выход (21) 3659504/24-24 (22) 05. 11.83 (46) 30.06.85. Вюл. Р 24 (72) Ф.П. Звиргздиньш, В.10. Зиединь и Я.Ю. Шлихте (71) Рижский ордена Трудового Красного Знамени политехнический институт (53) 681.333(088.8) (56) Авторское свидетельство СССР

В 661566, кл. G 06 G 7/46, 1975.

Авторское свидетельство СССР

9 918951, кл. G 06 F 15/328, 1980. (54)(57) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащее два блока формирования частного решения, каждый из которых содержит кодоуправляемую

R-сетку, два коммутатора сеток, два элемента И, два дешифратора и два шифратора, выход первого из которых подключен к первому входу первого дешифратора и к первому входу первого элемента И, выход которого соеди- . нен с первым входом задания проводимостей кодоуправляемой R-сетки, первая группа внутренних и граничных узлов которой подключена к группе ин-.

:формационных входов первого коммутатора сеток, управляющий вход которого соединен с выходом первого дешифратора и с вторйм входом первого элемента И, выход второго шифратора подключен к первому входу второго дешифратора и к первому входу второго эле,мента И, выход которого соединен с вторым входом задания проводимостей кодоуправляемой R-сетки, вторая группа внутренних и граничных узлов кото« рой подключена к группе информацион» ных входов первого коммутатора сеток;.которого соединен с входом предварительной записи кода счетчика микрокоманд, выход которого подключен к первому информационному входу коммутатора адреса микрокоманд, второй информационный вход которого соединен с выходом безусловного перехода ре- . гистра микрокоманд, выход условного перехода которого подключен к управляющему входу коммутатора условий, выход регистра команд соединен с третьим информационным входом коммутатора мнкрокоманд, вход запуска устрой- ства подключен к счетному входу счетчика микрокоманд и к входу регистра иикрокоманд первого блока микропрограммного управления, вход записи дан)н)х устройства соединен с информа11 ь1ионными входами регистра кода адреаа и регистра кода конфигураций и с входом регистра команд первого блоКа микропрограммного управления, вьщод поля микроопераций регистра микрокоманд первого блока микропрограммного управления подключен к входам записи регистра кода адреса и регистра кода конфигураций, выход которого соединен с управляющим входом шифратора кода адреса и с управляющим входом коммутатора конфигураций, первая группа выходов которого подключена к первой группе граничных узлов кодоуправляемой К-сетки первого блока формирования частного решения, вторая группа граничных узлов которой соединена с первой группой информационных входов коммутатора конфигураций, вторая группа выходов которого подключена к первой группе граничных узлов кодо-управляемой R-сетки второго блока формирования частного решения, вторая группа граничных узлов которой соединена с второй группой информационных входов коммутатора конфигура-, ций, выходы первого коммутатора сеток первого и второго блоков формирования частного решения подключены соответственно к первому и второму информационным входам первого коммутатора, выходы второго коммутатора сеток первого и второго блоков формирования частного решения соединены соответственно с первым и вторым информационными входами второго коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены два регистра, два шифратора формата кода, регистр кода масштабного коэффициента, коммутатор данных, счетчик и второй блок микропрограммного управления, выход поля микроопераций регистра микрокоманд второго блока микропрограммного управления подключен к третьим входам элементов И обоих блоков формирования частного решения, к управлякицим входам обоих регистров, к управляющему входу регистра кода адреса, к входам разрешения преобразования первого и второго аналого-цифровых преобразователей

:и к йервому информационному входу коммутатора условий первого блока микропрограммного управления, вто64747 рой информационный вход которого соединен с выходом счетчика, с входа ми конца преобразований аналогоцифровых преобразователей и регистра кода адреса и с вторым информа2 ционным входом. коммутатора условий второго блока микропрограммного управления, первый информационный вход которого соединен с входом записи регистра конфигураций, с управляющими входами регистра кода масштабного коэффициента, первого и второго шифраторов формата кода и коммутатора данных, выход которого является выходом устройства, вход записи данных которого подключен к входу регистра команд второго лоха микропрограммного управления, к информационным входам первого и второго шифраторов формата кода и к информационному входу регистра кода масштабного коэффициента, первый выход которого подключен к .входам управления аналого-цифровых преобразователей, второй выход регистра кода масштабного коэффициента подключен к первому информационному цходу коммутатора данных, второй и третий информационные входы которого соединены с выходами соответственно первого и второго аналого-цифровых преобразователей, выход регистра кода адреса подключен к информационному входу шифратора кода адреса, выход которого соединен с информационными входами первого и второго регистров, первый выход первого регистра подключен к управляющим входам первых дешифраторов, второй вы» ход первого регистра соединен с входами шифраторов и с управляющим входом первого коммутатора, первый выход второго регистра подключен к управлякицим входам вторых дешифраторов, второй выход второго регистра соединен с входами вторых шифраторов и с управляющим входом второго коммутатора, выход первого шифратора формата кода подключен к четвертым входам первых элементов И, а выход второго шифратора формата кода соединен с четвертыми входами вторых элементов

И, вход запуска устройства подключен к счетному входу счетчика микрокоманд и к входу записи регистра микрокоманд второго блока микропрограммного управления.

1164747 г

Изобретение относится к вычисли- поступает на вход коммутатора Эб тельной технике и может быть приме- условий, с третьего выхода сигнал нено для решения краевых задач, опи- управления поступает на второй вход сываемых дифференциальными уравнени- счетчика 34 мнкрокоманд, с группы ями в частных производных с функци- . g выходов сигналы управления поступаональными и нелинейными эависимос- ют на другие блоки. Соответствующее тями коэффициентов,.методами дискрет- .кодирование узла 32 позволяет микроного моделирования, программно реализовать выполнение

Цель изобретения — повышение всех функций путем последовательной быстродействия. 1р проверки условий ветвления микроНа фиг, 1 представлена блок-схема устройства; на фиг. 2 — блок-схема блоков микропрограммйого управления, Устройство содержит блоки 1 формирования частотного решения, каядьй 15 программ, поступающих на вход коммутатора 36 условий и выборки поля управляющих сигналов в регистре 31 микрокомаид. Первой выполняется команда установки конфигурации матхода адрес перехода и адрес выбора дешифратора 8. По этому коду выбиисточника следующего адреса микро- 55 Рают блок 1 для обслуживания: для команды поступают на второй вход занесения данных через элементы И коммутатора 33 адреса микрокоманд, 5, б и для схема аналогового решения с второго выхода сигнал управления с матрицы К-сеток 2 через комаутатоиз которых содержит кодоуправляемую Рицы R-сеток 2. По этой команде

R-сетку 2, коммутаторы 3 и 4 сеток, из регистра 31 микрокоманд на уп« элементы И 5 и 6, дешифраторы 7 и 8, Равлякщих вход регистра 12 кода шифраторы 9 и 10 ° Коммутатор 11 кон конфигураций поступает сигнал разфигураций, регистр 12 кода конфигу- 2о Р шения записи с входной шины данраций, шифратор 13 кода адреса, ре- ных 22 код конфигурации записывают гистр 14 кода адреса, регистры 15 в регистр 12 конфигураций, с выхода и 16, коммутаторы 17 и 18, аналого- которого код конфигурации поступает цифровые преобразователи 19, 20, на первый вход шифратора 13 кода адрегистр 21 масштабного коэффициента, 25 Реса и на вход коммутатора 11 конвход 22 записи данных устройства, Фигураций. IIo этому коду коммутатор шифраторы 23 и 24 формата кода, бло- 11 конфигураций соединяет граничные ки 25 и 26 микропрограммного управ- узлы R-сеток 2 блоков 1. ления, коммутатор 27 данных, выход 28 устройства, счетчик 29 вход 30

Следукщей выполняется кома а

У 3О тановки адреса блока . о сиги

С укщ и яется команда усзапуска устройства.

Блоки 25 и 26 содержат регистр 31 управления иэ регист à 31 ми микрокоманд, узел 32 памяти, коммуманд в регистр 14 кода еса по входной шине данных 22 записывататор 33 адреса микрокоманд, счетчик 34 мнкрокоманд, регистр 35 коют код адреса блока 1 к кото ом манд и коммутатор 36 условий.

35 пРедполагается обращение посл ращение последующими командами. Код адреса блока

Устройство работает следующим д адр а блока 1 с образом. первого выхода регистра 14 кода адреса поступает на второй вход шифДанные н команды в машину посту- Ратора,13 кода адреса 1э- где в соотпают по входной шине данных 22 после-40 ветствии с кодом конфигурации код довательно байт эа байтом. Для вы- - адреса преобразуют из представления полнения любой операции в регистры в кооРдинатах базовых областей конфи

35 команд блоков 25 и 26 с входной гурации в код физического адреса блошины данных заносят байт команды. ка 1. Четные коды физического адреКод команды блоки 25 и 26 испольэу- 45 са по сигналу иэ блока 25 заносят ют в качестве адреса перехода к соот- в первый регистр 15. Нечетные коды

iâåòñòâóþùHì микропрограммам, путем . Физического адреса по сигналу 26 передачи его через коммутатор 33 ад- заносят во второй регистр 16. C выреса микрокоманд на вход узла 32 па- хода первого регистра 15 код адреса мяти. По этому адресу иэ узла 32 . 50 модуля поступает на вход дешвфратовыбирают микрокоманду и записывают Ра 7. Код адреса с выхода второго ее s регистр 31 мнкрокоманд. Из Ре- . Регистра 16 поступает соответственно, гистра 31 микрокоманд с первого вы- на вход шиФратора 10 и второй вход

1164747

К-сеток 2. з ры 3 и 4 сеток. Шифраторы 9 и 10 снабжены средствами определения физического адреса блока 1. Настройку матрицы К-сеток 2 на решаемую задачу осуществляют выполнением команды занесения данных. Данные в устройство поступают в виде слов в формате с плавающей запятой длиной 4 байта.

Процедура занесения данных в мат-. рицы К-сеток 2 происходит последовательно-параллельно. Последовательным выполнением команд занесения данных в R-сетки 2 для всех параметров

GX GY, GZ GT UI устройство настра15 ,ивают на решаемую задачу.

Перед снятием решения с К-сеток

2 выполняют команду установки масштабного коэффициента снимаемого решения (напряжения). Байты масштабного коэффициента с выходной шины данных 22 по сигналу 25 загружают в регистр 21 кода масштабного коэффициента. Код масштабного коэффициента содержит характеристику и мантиссу. Затем в регистр 14 кода адреса записывают начальный адрес, с которого начинается обращение к К-сеткам 2 . Команда съема решения посту- З0 пает в блок 26, который в соответствии с мпадшим разрядом кода в регистре 14 кода адреса загружает соответствующий регистр 15 или 16 кодом физического адреса блока 1 с вы- З5 хода шифратора 13 кода адреса. По этому коду дешифратор 7(8) и шифратор 9 засылают сигнал выборки в коммутатор 3. Коммутатор 3 подключает соответствующий выход R-сети 2 40 к второму входу коммутатора 17. Потенциал соответственно узла через коммутатор 3 - коммутатор 17 постунает на первый вход аналого-цифрового преобразователя 19, на второй 45 вход которого с выхода регистра 21 кода масштабного коэффициента поступает мантисса масштабного коэф" фициента, для выполнения аппаратного демасштабирования. Затем блок 26 S0 запускает аналого»цифровой преобразователь 19 и загружает счетчик 29 кодом для отсчета временного интервала сдвига запуска аналого-цифро. вого преобразователя 20. Одновре- ss менно блок 26 наращивает содержимое регистра 14 кода адреса, подготавливая выборку очередного узла. По ис.течении интервала времени сдвига за пуска сигнал готовности с выхода счетчика 29 попадает в блок 26. По этому сигналу блок 26 засыпает на управляющий вход регистра 16 разрешающий сигнал и с выхода шифратора 13 кода адреса код адреса записывают в регистр 16 по которому дешифратор 8 и шифратор 10 засылают сигнал выборки в коммутатор 4. Коммутатор

4 сеток подключает выход R-сетки 2 к второму входу коммутатора 18. Потенциал соответственно узла поступа-. ет на первый вход аналого-цифрового преобразователя 20, на второй вход которого с выхода регистра 21 кода масштабного коэффициента, поступает мантисса масштабного коэффициента.

Затем блок 25 наращивает содержимое регистра 14 кода адреса и загружает счетчик 29 для повторного отсчета временного интервала сдвига запуска аналого-цифрового преобразователя 19.

По окончании преобразования аналогоцифрового преобразователя 19 с его второго выхода на третий вход блоке

26 поступает сигнал окончания преобразования, По этому сигналу блок 26 засылает сигнал подтверждения готовности результата преобразования в блок 25, который приступает к формированию последовательности из четырех байтов слова посредством управления коммутатором 27. Код с выхода аналого-цифрового преобразования

19 по сигналу из блока 25 поступает на первый вход коммутатора 27, на третий вход которого подается код характеристики с второго выхода регистра 21 кода масштабного коэффициента. С выхода коммутатора 27 код в форме с плавающей запятой поступает на выходную шину данных.

После выдачи первого слова результата решения блок 25 переходит к ожиданию следующего сигнала подтверждения готовности результата от блока 26, который по истечении временного интервала сдвига запускает аналого-цифровой преобразователь 19.

К этому времени заканчивает ...преобразование аналого-.цифровой преобразователь 20 и с его выхода на выходную шину данных поступают четыре байта слова результата решения. Таким образом команда съема решения выполняется до опроса всех узлов

i t64747

1164747

Составитель 3. Рыбин .

Редактор Л. Авраменко Техред Л.Иикеш Корректор Jf. Пилипенко. ,Заказ 4755 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4