Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО. Д.Т1Я ВВОДА-ИНФОРМАЦИИ , содержащее блок считывания, блок памяти, два элемента ИЛИ-НЕ, RS-триггер, элемент , элемент 4И-НЕ, формирователь импульсов, выходы блока считывания подключены к входам первого элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента ЗИ-11Е и к третьему входу элемента 4И-НЕ, выход элемента ЗИ-ИЕ подключен к второму входу элемента 4И-НЕ и к входу формирователя импульсов, выход которого подключен к первому управляющему входу блока памяти и R-входу RS-триггера, S-вход которого подключен к выходу второго элемента ИЛИ-НЕ, прямой выход RS-триггера подключен к третьему вхрду элемента ЗИ-НЕ, а его И 1версный выход 1 первому входу элемента 4И-НЕ, выходы блока считывания, кроме одного, подключены к входам второго элемента Ш1И-ИЕ и к информационным входам, кроме одного, блока памяти, один из выходов блока памяти подключен к входу элемента ЗИ-НЕ и к четвер1ому входу элемента 4И-НЕ, остальныа выходы блока памяти являются выходами устройства, второй управляющий вход блока памяти подключен к выходу элемента 4И-НЕ, о т л и ч агю щ е е с я тем, что, с целью повыг- . шения надежности устройства путем снижения вероятности потери информации (Л при пропадании синхроимпульса, оно содержит элемент 2И, элемент 211Г1И и два последовательно соединенные одновибраторы, входы элемента 2И подключены к прямоьгу выходу RS-триггера и к выходу второго одновибратора соответственно , а его выход - к первому входу элемента 2ИПИ, второй вход коО5 торого подключен к одному из выходов 05 блока считьгаания, а выход - к одному О из информационных входов блока памясо ти и к входу первого одновибратора. 4:аь

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

41st) 5 06 F 3 08

О юъ ю тлг..та,.

ЮЪЙ Llt_#_FC \а%% .: 3В\ \

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

110 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3685*> l 2/24-24 (22) 05. 01. 84 (46) 07.07.85. Бюл. М 25 (72) О.п. Вознесенский, В.И. Решетников и Б.И. Ткач (53) 681.327.4 11(088.8) (56) Каган Б.M. и др. Запоминающие устройства большой емкости. M., "Энергия", 1968, Лвторское свицетельство СССР

И 1108433, кл. С 06 F 3/06, 1982. (54) (57) УСТРОЙСТВО ДЛЯ ВВОДЛ ИНФОРМАЦИИ, содержащее блок считывания, блок памяти, два элемента ИЛИ-НЕ, RS-триггер, элемент ЗИ-НЕ, элемент

4И-НЕ, формирователь импульсов, выходы блока считывания подключены к входам первого элемента ИЛИ-HE выход которого подключен к первому входу элемента ЗИ-НЕ и к третьему входу элемента 4И-НЕ, выход элемента

ЗИ-НЕ подключен к второму входу элемента 4И-НЕ и к входу формирователя импульсов, выход которого подключен к первому управляющему входу блока памяти и R-входу RS-триггера, S-вход которого подключен к выходу второго элемента ИЛИ-HF., прямой выход RS-триг„„SU» 116 04 А

-.;.ра подключен к третьему вхрду элемента ЗИ вЂ” HE а его инверсный выход—

1 первому входу элемента 4И-НЕ, выхды блока считывания, кроме одного, подключены к входам второго элемента

::-ГЛ l — НЕ и к информационным входам, кроме одного, блока памяти, один иэ выходов блока памяти подключен к вто-..ом-- входу элемента ЗИ-НЕ и к четвертому входу элемента 4И-НЕ, остальны=-. выходы блока памяти являются выхо,а=.ми устройства, второй управляющий вход блока памяти чодключен . к выходу элемента 4И-HE о т л и ч а-. ю щ е е с я тем, что, с целью повышения надежности устройства путем сни- жения вероятности потери информации пр..; пропадании синхроимпульса, оно содержит элемент 2И, элемент 2РЛИ и два последовательно соединенные одновибраторы, входы элемента 2И под1 ключены к прямому выходу RS-триггера и к выходу второго одновибратора соответственно, а его выход — к первому входу элемента 2ИЛИ, второй вход которого подключен к однсму из выходов блока считывания, а выход — к одному из информационных входов блока памяти и к входу первого одновибратора.

1 1166

Изобретение относится к цифровой вычислительной технике и может быть применено для ввода информации с внешних запоминающих устройств в вычислительную машину. 5

Целью изобретения является повышение надежности работы устройства путем снижения вероятности потери .информации при пропадании синхроим.пульса. 10

На фиг. 1 представлена структурная схема предлагаемого устройства, на фиг. 2-5 — диаграммы работы устройства.

Устройство содержит блок 1 считы- t5 вания, блок 2 буферной памяти, формирователь 3 импульсов, первый элемент ИЛИ-НЕ 4, элемент ЗИ-HF 5,второй элемент ИЛИ-НЕ 6, RS-триггер 7, элемент 4И-НЕ 8, элемент 2И 9, пер- 20 вый одновибратор 10, элемент 2ИЛИ 11, второй одновибратор 12.

Устройство работает следующим образом.

Блок 1 считывания формирует на вы-25 ходе прямоугольные сигналы, длительность которых выбирается таким образом, чтобы кодовый импульс (фиг. 26), максимально опережающий синхроимпульс (фиг. 2в) своим задним фронтом надежно перекрывал передний фронт кодового импульса (фиг. 2а), максимально остающего от синхроимпульса. Предположим, что синхроимпульс ,поступает по шине с номером и, а по остальным и-1 шинам — кодовая информация.

С выходов блока 1 считывания сформированные кодовые сигналы поступают на входы триггеров входного регистра блока 2 буферной памяти и запоминаются в нем.

Кроме того, сигналы с выходов блока 1 считывания поступают на входы элемента ИЛИ-НЕ 4. На входы эле- 45 мента HJIH-HE 6 тоже подаются сигналы с выходов блока 1 считывания, но без сигнала синхроимпульса. На выходе элемента ИЛИ-НЕ 4, соединенного с первым входом элемента И-НЕ 5 появляется 50 сигнал отрицательной полярности (фиг. 2г), равный по длительности времени от переднего фронта кодового сигнала (фиг. 26), максимально опережающего синхроимпульс (фиг. 2в), до 55 заднего фронта кодового сигнала (фиг. 2а), максимально отстающего от синхроимпульса (фиг. 2в). Такой же сигнал появляется на выходе элемента И!!И--НЕ 6 (фиг, 2ж), которым устанавливается в единичное состояние триггер 7. E!à единичном .выходе триггера 7 появляется сигнал положительной полярности (фиг. 2з), а на нулевом выходе — сигнал отрицательной полярности (Фиг. 2и). Синхроимпульс (Фиг. 2в) из блока 1 считывания. по шине с номером h поступает, на вход

2 элемента ИЛИ 11 и с выхода элемента ИЛИ 11 поступает на вход триггера входного регистра блока 2 буферной памяти и запоминается в нем (фиг.2д).

Сигнал с выхода элемента 4 ИЛИ-НЕ поступает на первый вход элемента ЗИ-HE

5. На второй вход логического элемента ЗИ-HE 5 годается разрешающий положительный сигнал, поступающий с выхода блока 2 буферной памяти. Разрешающий сигнал из блока 2 буферной памяти (фиг. 2ж) берется с единичного выхода триггера входного регистра блока 2, на вход которого с выхода элемента 2ИЛИ ll, поступает синхроимпульс. Это необходимо для того, чтобы не было ложного появления сигнала на выходе элемента ЗИ-НЕ 5.

После окончания последнего из кодовых сигналов, поступающих на вход элемента ИЛИ- HE 4, на выходе элемента ЗИ-НЕ

5 появляется отрицательный перепад напряжения (фиг. 2е). С выхода элемента ЗИ-HE 5 он поступает на вход форьп& рователя 3 импульсов. B формирователе 3 импульсов из отрицательного перепада напряжения сформируются задержанные импульсы. Эти импульсы формирователя 3 импульсов поступают на первый управляющий вход блока 2 буферной памяти и на R-вход триггера 7.

Они используются, например, для перераспределения информации, приведения блока 2 буферной памяти и триггера в исходное состояние и т.д. Так как на входах элемента 4И-НЕ 8 в рассматриваемый промежуток времени не произойдет совпадения высоких уравнений (фиг. 2 г,д, е и), íà его выходе поддерживается сигнал высокого уровня (фиг. 2к).

Синхроимпульс, поступающий из блока 1 считывания по шине с номером на вход 2 элемента 2ИЛИ 11, с выхода этого элемента поступает и на вход одновибратора 12< одновибраторы 10 и 12 запускаются отрицательным перепадом напряжения на входе при условии, что выход в этот момент имеет низкий уровень напряжения. От заднего фронта синхроимпульса (фиг. 2в и 3B) одновибратор 12 sanycкается (фиг. 2н и Зб). По заднему фронту импульса на выходе одновибратора 12 (фиг. 2н и Зб) запускается одновибратор 10 (фиг. 2м и За). Длительность. импульса на выходе одновибратора 10 соответствует следующему равен-!О ству.

tto "с где t! — длительность импульса на выходе одновибратора 10, t „- длительность синхроимпульса.!5

Длительность импульса на выходе одновибратора 12 соответствует следующему соотношению ц cn где — длительность импульса на 20 выходе одновибратора 12;

tt„ — длительность синхроимпульса;

Т вЂ” период следования синхроимпульсов. 25

Следовательно, к началу момента синхроимпульса (фиг. 2в и Зв), на выходе одновибратора 12 импульс заканчивается (фиг. 2н и Зб) и по заднему фронту этого импульса запуска- ется одновибратор 10 (фиг. 2м и За).

Как видно из фиг. За, на выходе одновибратора 10 формируются импульсы с длительностью, равной длительности синхроимпульса и с тем же периодом следования Т = Т 1 (фиг. 3a,в);

Таким образом, в момент появления синхроимпульса на входе 2 элемента

2ИЛИ 11, на вход 1 этого элемента с выхода элемента 2И 9 поступает сиг40 нал такой же длительности (фиг. 2л), так как на входах элемента 2И 9 совпа-. дают высокие уровни (фиг. 2з,м), поступающие с выхода 2 триггера и пер- вого одновибратора.

При появлении ложного сигнала синхроимпульса (фиг. Зг и 4в) он поступает на вход 2 элемента 2ИЛИ 11, затем с выхода этого элемента (фиг. 4м) ложный синхроимпульс по- 50 ступает .на вход триггера входного регистра блока 2 буферной памяти и запоминается в нем (фиг. 4д).Кроме того, с выхода блока считывания ложный сигнал поступает на вход 55 элемента ИЛИ-НЕ 4, на выходе которо- . го появляется сигнал отрицательной полярности (фиг. 4 и 5), равный по

6094 4 длительности ложному сигналу (фиг. 4 и 6) ° Сигнал отрицательной полярности с выхода элемента ИЛИ-HF 4 поступает на вход 1 элемента ЗИ-НЕ 5.

Так как ложный сигнал не поступает на вход элемента ИЛИ-НЕ 6, на его выходе, соединенном с S-входом триггера 7, подцерживается высокий уровень (фиг. 4ж). Триггер ? остается в нулевом состоянии, т.е. íà его единичном выходе будет сигнал низкого уровня (фиг. 4з), а на нулевом выходе— высокий уровень (фиг. 4и), который поступает на один из выходов элемента 4И-НЕ 8. На вход 2 элемента ЗИ-НЕ

5, соединенный с единичным выходом триггера 7, поступает в рассматриваемый промежуток времени сигнал отрицательной полярности, поэтому на выходе элемента ЗИ-НЕ 5 сохраняется положительный уровень сигнала (фиг.

4е), который поступает на вход 2 элемента 4И-НЕ 8. B момент окончания ложного сигнала (фиг. 4в) на вы.ходе элемента ИЛИ-НЕ 4 появляется сигнал положительного уровня (фиг.

4г), который поступает на вход 3 элемента 4И-НЕ 8. На вход 4 элемента 4И-НЕ 8 поступает разрешающий сигнал из блока 2 буферной памяти.

Этот сигнал берется с единичного выхода триггера входного регистра блока 2 буферной памяти (фиг. 4д), на вход которого с выхода элемента

2ИЛИ 11 (фиг. 4м) поступает ложный сигнал.

Таким образом, после окончания ложного сигнала (фиг. 4в), на входах элемента 4И-НЕ 8 происходит совпадение положительных уровней сигналов (фиг. 4г,д,е,и) и на его выходе появляется отрицательный перепад напряжения (фиг. 4к). С выхода элемента

4И-НЕ 8 перепад поступает на второй управляющий вход блока 2 буферной памяти. Второй. управляющий вход служит для установки триггеров входного регистра блока 2 буферной памяти в нулевое состояние.

Следовательно, отрицательный перепад с выхода элемента 4И-НЕ 8 устанавливает триггеры входного регистра, в . том числе и триггер, хранящий ложный синхроимпульс, в нулевое состояние. С .единичного выхода этого триггера На другой выход блока 2 буферной памяти, соединенный o pNAдом 4 элемента 4И-НЕ 8, поступает сигнал

5 1166 . низкого уровня (фиг. 4д). С этого момента на выходе элемента 4И-HE 8 появляется положительный сигнал (фиг. 4к). Длительность с1 отрицательного импульса на выходе элемента 5 4И-НЕ 8 (фиг. 4к) определяется следующим образом о О

0 - 1 + +С и.нс т ои-не где t — время переключения выход и-н ного сигнала элемента 1О

4И-НЕ 8 с. высокого уровня на низкий; о

t — время переключения триг<т гера входного регистра блока 2 буферной памяти 15 из единичного состояния в нулевое, 1

„- время переключения выходного сигнала элемента

4И-НЕ 8 с низкого уровня 20 на высокий °

Ложный синхроимпульс (фиг.Зг и 4в) поступает с .выхода элемента 2ИЛИ 11 (фиг. 4м) на вход одновибратора 12.

Но так как в этот момент на выходе 25 одновибратора 12 высокий уровень сигнала (фиг. Зб и 4н), ложный сигнал не оказывает никакого воздействия на одновибратор 12.

В случае пропадания синхроимпульса устройство работает следующим образом.

Информационные сигналы с r1 --1 выхода блока -считыванйя поступают на

35 входы элемента ИЛИ-НЕ 4 и элемента

ИЛИ-НЕ 6, на выходах которых появляются сигналы низкого уровня (фиг.5г,ж), равные по длительности промежутку от переднего фронта опережающего импульса (фиг. 5б) до заднего фронта оставшего импульса (фиг.5a). Отрицательным перепадом с выхода элемента

ИЛИ-НЕ 6 устанавливается в единичное состояние триггер 7 (фиг.5з),на 45

его нулевом выходе появляется. низкий уровень,(фиг.. 5и). Положительный сигнал с единичного выхода триггера 7 (фиг.5з)) поступает на вход 2 элемента ЗИ-НЕ 5 и на вход 1 эле50 мента 2И 9. На вход 2 элемента 2И 9 с.выхода одновибратора 10 поступает

094 6 в момент ожидаемого появления синхроимпульса сигнал, длительностью равной длительности синхроимлульса (фиг. 3a,в и 5м). На выходе элемента 2И 9 появляется сигнал (фиг. 5л), который поступает на вход

1 элемента 2ИЛИ 11, С выхода элемента 2ИЛИ 11 (фиг.5о) сигнал поступает на триггер входного регистра блока 2 буферной памяти и устанавливает его в единичное состояние (фиг. 5д).На вход 2 элемента ÇH-HE 5 поступает раз- решающий положительный сигнал с выхода блока 2 буферной памяти (фиг.5д), Затем сигнал берется с единичного выхода триггера входного регистра блока 2 буферной памяти, на вход которого поступает сигнал с выхода элемента 2ИЛИ 11. После окончания последнего информационного сигнала (фиг. 5a) на выходе элемента ИЛИ-НЕ 4 появляется сигнал высокого уровня (фиг. 5г). На входах элемента ЗИ-НЕ 5 совпадают положительные уровни сигналов (фиг. 5г,д,з) и на его выходе появляется отрицательный перепад на-!

,пряжения (фиг. 5e) . Этот перепад по;ступает на вход формирователя 3 им-! пульсов, В формирователе 3 импульсов из отрицательного перепада напряже ния сформируются эадержанные импульсы. Эти импульсы с формирователя 3 импульсов поступают на первый управляющий вход блока 2 буферной памяти и R-вход триггера 7. Они используются, например, для перераспределения информации в блоке 2 буферной памяти, приведения блока 2 буферной памяти и триггера 7 в исходное состояние и т,д. Так как на входах элемента 8 за рассматриваемый промежуток вре мени не происходит совпадения положительных сигналов (фиг. 5г,д,е,и), то на его выходе поддерживается сигнал высокого уровня (фиг. 5к).

Таким образом, введение в предлагаемое устройство элемента 2И, первого одновибратора, элемента 2ИЛИ и второго одновибратора позволяет повысить его надежность путем снижения вероятности потери информации при пропадании синхроимпульса. 1166094 а-/

Фиг. t

ll66094

Фиг.Г!!66094

1166094

Составитель В. Верховский

Техред A.Áàáèíåö

Корректор И. Эрдейи

Редактор Г. Волкова

Заказ 4310/43

Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открьггий

113035, Москва, Ж35, Раушская наб, д. 4/5

Подпис ное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4