Устройство для сопряжения в многотерминальной вычислительной системе

Устройство для сопряжения в многотерминальной вычислительной системе

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ В МНОГОТЕРМИНАЛЬНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее блок связи с цифровой вычислительной машиной, счетчик терминала, счетчик канала, блок управления, коммутатор, два блока элементов И и блок элементов ШШ, причем первьА выход блока управления соединен с входом записи счетчика канала, группа выходов которого соединена с первой группой входов блока управления и первой группой адресных входов коммутатора, вторая группа адресных входов которого соединена с группой выходов счетчика терминала и с второй группой входов блока управления, второй выход которого соединен с первым синхровходом блока связи с цифровой вычислительной машиной, группа информационных входов которого соединена с соответствунлцей группой выходов блока элементов ИЛИ, первая и вторая группы входов которого соединены с группами выходов первого и второго блока элементов И соответственно, первая группа входов первого блока элементов И соединена с первой группой информационных выходов коммутатора, при этом соответствующие выходы первой группы информационных выходов коммутатора соединены с информационными входами счетчика канала, первая группа входов второго блока элементов И соединена с второй группой информационных выходов коммутатора, вторые группы входов первого и второго блоков элементов И соединены с первой и второй группами выходов блока управления соответственно, третий выход которого соединен со счетным входом счетчшса терминала, четвертый выход блока управления (Л соединен с вторьм синхровходом блока связи с цифровой вычислительной машиной, отличающееся тем, что, с целью повьвиения быстродействия обмена информацией с терми; налами, в него введены блок буфер- : ной памяти, группа блоков связи с терминалами и элемент И, причем счетный вход счетчика терминала соединен с первым входом элемента И, выход которого соединен с входом сброса счетчика терминала,а второй вход - с выходом .требования обмена блока связи с цифровой вычислительной машиной и с входом записи блока буферной памяти, вход чтения которого соединен с выходом конца обмена блока связи с цифровой вычислительной машиной, группа информационных выходов которого соединена с группой информационных входов блока буферной памяти, группа инфорнациониых выходов которого соединена с первой группой информационных входов коммутатора, первый управляющий

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(5 ) С 06 Г 13/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делА изОВРетений и ОтнРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ ЕСОЮЗИ ф

НАТЕнтяп

1ехи1ifvvcc AR м

1Ф ИНОХЕКД (21) 3683154/24-24 (22 ) 02. 01 ° 84 (46) 07. 07 . 85, Бюл. У 25 (72) В.Г.Зусь, В.А.Короленко, Л.С.Морщенок, В.I;.Ðàñïóòíûé и С.Н.Фокин (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

В 809140, кл. С 06 F 3/04, 1979.

2. Авторское свидетельство СССР

У 840872, кл. С 06. F 3/04, 1979 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ В МНОГОТЕРМИНАЛЬНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее блок связи с цифровой вычислительной машиной, счетчик терминала, счетчик канала, блок управления, коммутатор, два блока элементов И и блок элементов

ИЛИ, прячем первый выход блока управления соединен с входом записи счетчика канала, группа выходов которого соединена с первой группой входов блока управления и первой группой адресных входов коммутатора, вторая группа адресных входов которого соединена с группой выходов счетчика терминала и с второй группой входов блока управления, второй выход кото- . рого соединен с первым синхровходом блока связи с цифровой вычислительной машиной, группа информационных входов которого соединена с соответствующей группой выходов блока элементов ИЛИ, первая и вторая группы входов которого соединены с группами выходов гервого и второго блока элементов И соответственно, первая группа входов первого блока элемен„„80„„А тов И соединена с первой группой информационных выходов коммутатора, при этом соответствующие выходы первой группы информационнйх выходов коммутатора соединены с ийформационными входами счетчика канал ., первая группа входов второго блока элементов И соединена с второй группой информационных выходов коммутатора, вторые группы входов первого и второго блоков элементов И соединены с первой и второй группами выходов блока управления соответственно, третий выход которого соединен со счетным входом счетчика терминала, четвертый выход блока управления соединен с вторым синхровходом блока связи с цифровой вычислительной машиной, о т л и ч а ю щ е е с я тем, что, с целью повышения быстро--действия обмена информацией с термийалами, в него введены блок буферной памяти, группа блоков связи с терминалами и элемент И, причем счетный вход счетчика терминала соединен с первым входом элемента И, выход которого соединен с входом сброса счетчика терминала,а второй вход — c выходом требования обмена блока связи с цифровой вычислительной машиной и с входом записи блока буферной памяти, вход чтения которого соединен с выходом конца обмена блока связи с цифровой вычислительной машиной, группа информационных выходов которого соединена с группой информационных входов блока буферной памяти, группа информационных выходов которого соединена с первой группой информационных входов коммутатора, первый управляющий

11б61 вход которого соединен с выходом требования обмена блока буферной памяти, выход конца обмена которого соединен с вторым управляющим входом коммутатора, выход требования обмена которого соединен с первым входом блока управления, второй и третий входы которого соединены с первым и вторым выходами конца обмена коммутатора соответственно, второй выход блока управления соединен с синхровходом блока буферной памяти и с первыми синхровходами блоков связи с терминалами группы, вторые синхровходы которых соединены с четвертым выходом блока управления, группы информационных входов блоков связи с терминалами группы соединены с соответствующими группами выходов блока элементов ИЛИ, выходы требования обмена блоков связи с терминалами группы соединены с первой группой управляющих входов коммутатора, вторая группа управляющих входов которого соединена с выходами конца обмена блоков связи с терминалами группы, группы. информационных выходов которых соединены с второй группой информационных входов коммутатора, причем блок управления содержит два дешифратора, триггер, два элемента KlIH элемент И, задающий генератор, делитель частоты, при этом группы входов первого и второго дешифраторов обра.зуют первую и вторую группы входов блока управления соответственно, группы выходов первого и второго дешифраторов образуют первую и вторую группы выходов блока управления соответственно, причем группа выходов первого дешифратора соединена также с группой входов первого элемента

ИЛИ, выход которого является первым выходом блока управления, единичный вход триггера является первым входом блока управления, первый и второй входы второго элемента ИЛИ являются

I вторым и третьим входами блока управления, выход делителя частоты является вторым выходом блока управления, выход элемента И является третьим выходом блока управления, первый выход задающего генератора соединен с первым входом элемента

И и является четвертым выходом блока управления, выход второго элемента

ИЛИ соединен с нулевым входом триггера, единичный выход которого сое24 динен с разрешающими входами первого и второго дешифраторов, нулевой выход триггера соединен с вторым входом элемента И, второй выход задающего генератора соединен с входом делителя частоты.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок буферной памяти содержит два элемента задержки, счетчик адреса записи, счетчик адреса чтения, схему сравнения, мультиплексор, триггер, два элемента ИЛИ, четыре элемента И и оперативную память, при этом группа информационных входов оперативной памяти образует группу информационных входов блока буферной памяти, группа выходов оперативной памяти образует группу информационных выходов блока буферной памяти, первый вход первого элемента И соединен с входом записи оперативной памяти, с первым входом первого элемента ИЛИ и является входом записи блока буферной памяти, первый вход второго элемента И соединен с первым входом третьего элемента И и является вхо- дом чтения блока буферной памяти, вход первого элемента задержки соединен с первыми входами четвертого элемента И и второго элемента ИЛИ и является синхровходом блока буферной памяти, выходы первого элемента

ИЛИ и третьего элемента И являются выходами требования обмена и конца обмена блока буферной памяти соответственно, выход первого элемента задержки соединен с вторым входом первого элемента И, выход которого соединен со счетным входом счетчика адреса записи, группа выходов которого соединена с первыми группами входов схемы сравнения и мультиплексора, группа выходов которого соединена с адресными входом оперативной памяти, вход чтения которой соединен с вторым входом первого элемента ИЛИ, с единичным выходом триггера, с управляющим входом мультиплексора и с вторым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и с входом второго элемента задержки, выход которого соединен со счетным входом счетчика адреса чтения, группа выходов которого соединена с вторыми группаI ми входов мультиплексора и схемы сравнения, выход которой соединен с вторым входом второго элемента И и с нулевым входом триггера, нулевой выход которого соединен с вторым входом третьего элемента И, единич1166124 ный вход триггера соединен с выходом второго элемента И, выход второго элемента ИЛИ соединен с синхронизирующнм входом оперативной памяти.

Изобретение относится к автоматике и вычислительной технике и может быть, в частности, использовано в автоматизированных рабочих местах по обработке алфавитно-цифровой и

S графической информации.

Известно устройство для обмена информацией между электронно-вычислительной машиной (ЭВМ) и устройствами ввода и вывода, содержащее кон- 1р центратор обмена, включающий процессор обмена, узел управления обменом, регистр обмена, регистр управляющих сигналов, блок сопряжения с ЭВМ, блок коммутации, включающий группу усилителей-формирователей, М-групп элементов И, М-узлов дешифрации адреса, блоки сопряжения с устройствами ввода и блоки сопряжения с устройствами вывода (1) .

Указанное устройство имеет низкое быстродействие, большие аппаратурные затраты и характеризуется сложностью.

Наиболее близким по технической сущности к изобретению является уст25 ройство для сопряжения цифровой вычислительной машины (ЦВМ) с видеотериииалом, содержащее блок связи с

ЦВМ, блок управления, коммутатор, счетчики канала и терминала, два блока элементов- И, блок согласования .30 уровней сигналов и элемент задержки (2);

Известное устройство обладает низ- ким быстродействием и требует значительных затрат машинного времени ЦВМ для обмена информацией с электромеханическими терминалами, имеющими низкое быстродействие, не обеспечивает обмена информацией между терминалами беэ вмешательства ЦВМ и подключение более двух терминалов.

Цель изобретения — повышение быстродействия обмена информацией с терминалами.

Поставленная цель достигается тем, что в устройство для сопряжения s многотерминальной вычислительной сис-, теме, содержащее блок связи с ЦВМ, счетчик терминала, счетчик канала, блок управления, коммутатор, два блока элементов И и блок элементов ИЛИ, причем первый выход блока управления соединен с входом записи счетчика канала, группа выходов которого соединена с первой группой входов блока управления и первой группой адресных входов коммутатора, вторая группа адресных входов которого соединена с группой выходов счетчика терминала и с второй группой входов блока управления, второй выход которого соединен с первым синхровходом блока связи с ЦВМ, группа информационных входов которого соединена с соответствующей группой выходов блока элементов ИЛИ, первая и вторая группы входов которого соединены с группами выходов первого и второго блока элементов И соответственно, первая группа входов первого блока элементов И соединена с первой группой информационных выходов коммутатора, при этом соответствующие выходы первой группы информационных выходов коммутатора соединены с информационными входами счетчика канала, первая группа входов второго блока элементов И соединена с второй груп- . пой информационных выходов коммутатора, вторые группы входов первого и второго блоков элементов И соединены с первой и второй группами выходов блока управления соответственно, третий выход которого соединен со счетным входом счетчика терминала, четвертый выход блока управления соединен с вторым синхровходом блока связи с ЦВМ, введены блок буферной памяти, группа блоков связи с терминалами -и элемент И, причем

1166124 4 счетный вход счетчика терминала соединен с первым входом элемента И, выход которого соединен с входом сброса счетчика терминала, а второй вход — с выходом требования обмена блока связи с ЦВМ и с входом записи блока буферной памяти, вход чтения которого соединен с выходом конца обмена блока связи С ЦВМ, группа информационных выходов которого соединена с.группой информационных входов блока буферной памяти, группа информационных выходов которого соединена с первой группой информационных входов коммутатора, первый управ- 5 ляющий вход которого соединен с выходом требования обмена блока буферной памяти, выход конца обмена которого соединен с вторым управляющим входом коммутатора, выход требования обмена О которого соединен с первым входом блока управления, второй и третий входы которого соединены с первым и вторым выходами конца обмена комму-. татора соответственно, второй выход 25 блока управления соединен .с синхровходом блока буферной памяти и с первыми синхровходами блоков связи с терминалами группы, вторые синхровходы которых соединены с четвертым выходом блока управления, группы информационных входов блоков связи с терминалами группы соединены с соответствующими группами выходов блока элементов ИЛИ, выходы требования обмена .35 блоков связи с терминалами группы соединены с первой группой управляющих входов коммутатора, вторая группа управляющих входов которого соединена с выходами конца обмена блоков связи с терминалами группы, группы информационных выходов которых соединены с второй группой информационных входов коммутатора.

Блок управления содержит два де- 4> шифратора, триггер, два элемента ИЛИ, элемент И, задающий генератор, делитель частоты, при этом группы входов первого и второго дешифраторов образуют первую и вторую группы входов блока управления соответственно, группы выходов первого и второго дешифраторов образуют первую и вторую группы выходов блока управления соответственно, причем группа выходов первого дешифратора соединена также с группой входов первого элемента ИЛИ, выход которого является первым выходом блока управления, единичный вход триггера является первым входом блока управления, первый и второй входы второго элемента ИЛИ являются вторым И третьим входами блока управления, выход делителя частоты является вторым выходом блока управления, выход элемента И является третьим выходом блока управления, первый выход задающего генератора соединен с первым входом элемента И и является четвертым выходом блока управления, выход второго элемента ИЛИ соединен с нулевым входом триггера, единичный выход которого соединен с разрешающими входами первого и второго дешифраторов, нулевой выход триггера соединен с .вторым входом элемента И, второй выход задающего генератора соединен с входом делителя частоты.

Блок буферной памяти содержит два элемента задержки, счетчик адреса записи, счетчик адреса чтения, схему сравнения, мультиплексор, триггер, два элемента ИЛИ, четыре элемента И и оперативную память, при этом группа информационных входов оперативной памяти образует группу информационных входов блока буферной памяти, группа выходов оперативной памяти образует группу информационных выходов блока буферной памяти, первый вход первого элемента И соединен с входом записи оперативной памяти, с первым входом первого элемента ИЛИ и является входом записи блока буферной памяти, первый вход второго .элемента И соединен с первым входом третьего элемента И и является входом чтения блока буферной памяти, вход первого элемента задержки соединен с первыми входами четвертого элемента

И и второго элемента ИЛИ и является синхровходом блока буферной памяти, выходы первого элемента ИЛИ и третьего элемента И являются выходами требования обмена и конца обмена блока буферной памяти соответственно, выход первого элемента задержки соединен с вторым входом первого элемента И, выход которого соединен со счетным входом счетчика адреса записи, группа выходов которого соединена с первыми группами входов схемы сравнения и мультиплексора, группа выходов которого соединена с адресными входом оперативной памяти, вход чтения которой соединен с вторым

5 11661 входом первого элемента ИЛИ, с единичным выходом триггера, с управляющим входом мультиплексора и с вторым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и с входом второго элемента задержки, выход которого соединен со счетным входом счетчика адреса чтения, группа выходов которого соединена с вторыми группами входов мультиплексора и схемы сравнения, выход которой соединен с вторым входом второго элемента И и с нулевым входом триггера, нулевой выход которого соединен с вторым входом третьего элемента И, единичный вход триггера соединен с выходом второго элемента И, выход второго элемента ИЛИ соединен с синхронизирующим входом оперативной памяти. 2О

На фиг. 1 представлена структурная схема предлагаемого устройства для сопряжения; на фиг. 2 — структурно-функциональная схема блока буферной памяти; на фиг. 3 — структурная схема коммутатора; на фиг.4— функциональная схема блока управления; на фиг. 5 — схема блока элементов И; на фиг. 6 — схема блока элементов ИЛИ.

Устройство для сопряжения содер- жит (фиг. 1) канал 1 связи с ЦВМ, канал 2 связи с терминалом, группу

3 каналов 2 связи с терминалами, : блок 4 связи с ЦВМ, группу 5 блоков

6 связи с терминалами, элемент 7 И, счетчик 8 терминала, блок 9 буферной

"памяти, коммутатор 10, счетчик 11, блок 12 управления, первый 13 и второй 14 блоки элементов И,блок 15 HJIH др элементов. .Блок 9 буферной памяти содержит (фиг. 2) первый 16 и второй 17 элементы задержки, второй элемент 18 И, первьЖ элемент 19 И, четвертый элемент 20 ИЛИ, счетчик 2 1 адреса записи, счетчик 22 адреса считывания, схему 23 сравнения, второй элемент

24 И, триггер 25, мультиплексор 26, первый элемент 27 ИЛИ, третий элементу, 28 И, оперативную память 29.

Коммутатор 10 содержит (фиг.3) первый 30, второй 31 и третий 32 мультиплексоры, первую 33 и вторую

34 группы мультиплексоров 35. 55

Блок 12 управления содержит (фиг.4) второй элемент 36 ИЛИ, триггер 37, второй 38 и первый 39 дешифраторы, 24 6 задающий генератор 40, первый элемент 41 ИЛИ, элемент 42 И, делитель

43 частоты.

Устройство для сопряжения подключается к ЦВМ по каналу 1 связи, а группа терминалов по каналам 2, В составе группы терминалов имеется как минимум один видеотерминал (например ЕС-. 7927 из дисплейного комплекса ЕС-7920 или ЕС-7905), один или несколько накопителей на магнитной ленте (например ЕС-9004, EC-9009 и EC-9051), злектромеханические терминалы вывода (например алфавитноцифровые печатающие устройства

ЕС-7032, ЕС-7036) и другие.

Блок 4 связи с ЦВМ и блоки 6 связи с терминалами предназначены для преобразования информации, поступающей в последовательном коде на вход— выход устройства и блока в параллельный код, выдаваемый на И-разрядную группу информационных выходов, для преобразования информации в параллельном коде, поступающей на И-разрядную группу информационных, входов, в последовательный код, выдаваемый на вход — выход,:дешифрации сигналов (команд) "Требование обмена", "Конец

1l обмена и выдачи их на соответствующие выходы. Блоки 4 и 6 идентичны и выполнены согласно известным схемам и техническим описаниям на периферийные устройства ЭВМ ЕС-1035, ЕС-1045 и дисплейные комплексы ЕС-7920, ЕС"7970.

Счетчик 8 терминапа формирует на своих выходах К-разрядный код номера терминала в соответствии с числом сигналов, поступивших на его вход.

Блок 9 буферной памяти (фиг. 2) предназначен для согласования обмена информацией между быстродействующей

ЦВИ и низкоскоростными электромеханическими терминалами.

Информация с блока 4 связи с ПВМ поступает в параллельном коде на

М-разрядную группу информационных входов блока 9 и запоминается в оперативной памяти (ОП) 29 при наличии на первом входе блока 9 сигнала "Требование обмена", поступающего на вход "Запись" ОП 29. Одновременно данный сигнал через первый элемент

27 ИЛИ поступает на выход 1 блока 9 и разрешает прохождение через первый элемент 19 И синхросигналов с синхровхода блока 9, задержанных первыч

11661

20 формируется триггером 25, с единичного выхода которого " 1" сигнал поступает на вход 1 через первый элемент

27 ИЛИ. Процесс чтения продолжается 55 до момента сравнения кодов адреса записи (Т-разрядная первая группа входов схемы 23 сравнения) и чтения

7 элементом 16 задержки, на счетный вход счетчика 21 адреса записи. Эти синхросигналы также поступают через второй элемент 18 И на вход "Синхронизация" ОП 29, 5

Первый элемент 16 задержки обеспечивает перевод счетчика 21 адреса записи в новое состояние только после окончания действия сигнала на входе "Синхронизация" ОП 29. Т-раз- 10 рядный код адреса записи с выходов счетчика 2 1 поступает на Т-разрядные первые .группы входов схемы 23 сравнения и входов мультиплексора 26, на управляющий вход которого посту- 15 пает сигнал "0" с единичного выхода триггера 25, разрешающий ему выдачу на ОП 29 Т-разрядного кода адреса записи, при, этом запрещается прохождение сигналов на вход Чтение"

ОП 29, Триггер 25 устанавливается в состояние-"0", как при первоначальном включении устройства, так и при срав— нении кодов адресов записи и чтения, 25 поступающих с выходов счетчиков 2 1 и 22.

Таким образом, обеспечивается запись информации ЦВМ в ОП 29 блока .9 буферной;памяти, после чего блок 4 связи с ::ЦВМ выдает на его вход 2 сигнал ".Конец обмена", который, поступая через открытый второй элемент

24 И (сигнал сравнения на выходе схемы 23 отсутствует), устанавливает в состояние " 1" триггер 25 и не проходит на выход 2 блока 9, так как нет разрешающего сигнала на втором входе третьего элемента 28 И. Одновременно снимается сигнал Требова- 4О ние обмена" на входе 1 блока 9, тем самым прекращается работа ОП 29 в режиме записи (запрещается прохождение задержанного синхросигнала через первый элемент 19 И).

Процесс чтения аналогичен процессу записи и осуществляется по синхросигналам, поступающим на вход 4 блока 9. При снятии сигнала "Требование обмена" на входе 1 блока 9 на его выходе 1 сигнал "Требование обмена"

24

8 (Т-разрядная вторая группа входов схемы 23 сравнения).

При этом сигнал сравнения устанавливает в состояние "0" триггер 25 и тем самым снимается сигнал "Требование обмена" на выходе 1 блока 9 и разрешается прохождение сигнала "Конец обмена" на выход 2 блока 9.

Коммутатор 10 (фиг. 3) предназначен для выбора и электронной коммутации информации и сигналов управления (команд) блоков 6 связи. с терминалами и блока 9 буферной памяти (информация блока 4 связи с ЦВМ)..

При этом первый мультиплексор 30 коммутирует сигналы "Требование обмена", второй 31 †. сигналы "Конец обмена" от терминалов-инициаторов обмена информацией, третий 32 — сигналы "Конец обмена" от вызванных на обмен информацией терминалов или ЦВМ.

Первая группа 33 мультиплексоров

35 обеспечивает выборку информации с информационных выходов блоков 6 и 9— инициаторов обмена информацией и выдает ее на М-разрядную первую группу информационных выходов коммутатора 10.

Вторая группа 34 мультиплексоров

35 обеспечивает выборку информации с информационных выходов блоков 6 и 9, вызываемых на обмен информацией, и выдает ее .на М-разрядную вторую группу информационных выходов коммутатора 10. (n+1) -разрядные группы входов мультиплексоров 35 соединены с М-разрядной четвертой группой информационных входов и М-разрядной третьей группой информационных входов коммутатора 10, причем íà k-e M-разрядные группы мультиплексоры 35 первой 33 и второй 24 групп подаются Е-е разряды M-разрядных групп в следующем порядке: на первый вход k-го мультиплексора 35 k-й разряд первой группы четвертых информационных входов коммутатора 10, на второй вход k-го мультиплексора 35 k-й разряд второй группы, на h -вход k-ro мультиплексора 35 Е-й разряд и -ой группы, на (А+ I)-вход k-ro мультиплексора 35

k-й разряд М-разрядной третьей группы информационных входов. (A +1)-разрядные группы входов первого мультиплексора 30 соединены с

A-первыми входами и входом 2 коммутатора 10, второго 31 и третьего 32

124 ен

АЕА АА

9 1166 мультиплексоров — с A -вторыми входами и входом 2 коммутатора 10, причем вход 1.1 первой группы управляющих входов коммутатора 10 соединен с входом 1 мультиплексора 30, вход 5

1.2 — с 2 входом мультиплексора 30, вход 1 k-й — с k-м входом мультиплексора 30, вход 1. A — с A -m входом мультиплексора 30, вход 1 — с (Л+1)входом мультиплексора 30, вход 2.1 10 второй группы управляющих входов коммутатора 10 соединен с входами 1 мультиплексоров 31 и 32, вход 2.2— с 2 входами мультиплексоров 31 и 32, вход 2.k — с k-входами мультиплексоров 31 и 32, вход 2. — с Л -входами мультиплексоров 31 и 32, вход 2с (A +1) входами мультиплексоров 31 и 32.

К-разрядные группы управляющих входов мультиплексоров 30, 31 и 35 группы 33 соединены с К-разрядной первой группой информационных входов коммутатора 10 соответственно, а мультиплексоров 32 и 35 группы 34 — 25 с К-разрядной второй группой информационных входов коммутатора 1О соответственно.

Счетчик 11 канала предназначен для запоминания поступающего с первой группы информационных выходов коммутатора 10 К-разрядного кода нбмера запрашиваемого на обмен терминала (канала) по синхросигналам с первого выхода блока 12 управления.

Блок 12 управления (фиг. 4) предназначен для формирования синхросигналов, тактирующих работу устройства, сигналов управления в соответствии с двоичными кодами адресов терминалов-инициаторов обмена и терминалов, вызываемых на обмен информацией.

При включении устройства триггер .37 блока 12 устанавливается в со- 45 стояние "0" независимо от наличия на входах 2 и 3 блока 12 сигналов

II tl

Конец обмена и тем самым разрешает прохождение через элемент 42 И на выход 3 блока 12 синхросигналов 5о задающего генератора 40. При поступлении на вход 1 блока 12 сигнала

"Требование обмена" триггер 37 устанавливается в состояние "1", запрещает формирование синхросигналов на 55 выходе 3 блока 12 и разрешает дешифрирование К-разрядных кодов адресов

\ терминалов-инициаторов обмена и терминалов, вызываемых на обмен информацией дешифраторами 38 и 30 соответственно, выходы которых являются вторым и первьи информационными выходами блока соответственно.

Выходы дешифратора 39 также заведены на группу элементов 41 ИЛИ для формирования сигнала управления счетчиком 11 канала на выходе 1 блока 12 после каждого срабатывания дешифратора.

Так как обмен информацией между терминалами и ЦВМ происходит М-разрядными словами, поэтому для обеспечения работы блоков 4, 6 и 9 частота синхросигналов (Г еА) на выходе делителя 43 (выход 2 блока 12 управления) связана с частотой импульсов задающего генератора 40 (r„„ ) следующим соотношением

Первый блок 13 элементов И предназначен для приема и коммутации на (A+1) М-разрядных групп своих выходов (на (+1) направление в соответствии с кодом адреса терминала или ЦВМ, вызываемых на обмен информацией, поступившим на (+1)-разрядную группу вторых входов блока) информации терминалов или ЦВМ вЂ” инициаторов обмена, поступающей от коммутатора 10, а М-разрядную группу первых входов блока 13.

Второй блок 14 элементов И предназначен для приема и коммутации на (A+1) М-разрядных групп своих выходов (на (А+1) направление в соответствии с кодом адреса терминала или

ЦВМ вЂ” инициаторов обмена, поступившим на (и+1)- разрядную группу вторых входов блока) инфермации терминалов или ЦВМ, вызываемых на обмен, поступающей от коммутатора 10 на

М-разрядную группу первых входов блока 14.

Блоки 13 и 14 идентичны и содержат (фиг. 5) по (л+1)-групп 44 эле ментов И из М-элементов 45 И в каждой группе.

1-й разряд М-разрядной группы первых входов блока 13 (14) соединен с входами 1 первых элементов 45 И

1 каждой из (A+1)-групп 44, k-й разрядс- входами 1 k-x элементов 45 И, М-й разряд — с входами 1 M-x элементов

45 И 1-й разряд (+1)-разрядной груп11 1166 пы вторых входов блока 13 (14) соединен с входами 2 всех элементов 45 И первой группы 44 элементов И, k-й разряд — с входами 2 всех элементов

И 45 k-й группы 44 элементов И, S (Ь+1)-й разряд - с входами 2 всех элементов 45 И, (+1) - группы 44 . элементов И.

Блок 15 элементов ИЛИ (фиг. 6) предназначен для поразрядной сборки 10 информации с выходов блоков 13 и 14 элементов И, поступающих на (А+1)

М-разрядные группы первых и вторых входов блока 15, выдачи ее íà (a+1)

M-разрядную группу выходов блока 15 15 и содержит.(Ii+1)-групп 46 элементов

ИИИ из M-элементов 47 ИЛИ.

УстройСтво для сопряжения обеспечивает пять режимов обмена информацией . первый режим записи информации 20 на k-й терминал по инициативе ЦВМ, второй режим записи из ЦВМ информации на k-й- терминал по его инициативе (требованию), третий режим чтения. информации с 9.-ro термйнала по инициа- 25 тиве ЦВМ, четвертый режим чтения ЦВМ информации с k-го терминала по его инициативе (требованию), пятый режим обмена информацией между k-м и м-м

- терминалами без участия ЦВМ. 30

При этом инициатором обмена инфор- мацией может быть любой терминал, кроме злектромеханических (например алфавитно-цифровые печатающие устройг,òâà) . 35

Начало любого перечисленного режи.ма работы обеспечивается только при поступлении от ЦВМ или терминалов— инициаторов обмена информацией сигнала "Требование обмена" (его кода 40 по каналам связи).

При отсутствии сигналов "Требование обмена" устройство для сопряжения работает следующим образом.

Счетчик 8 терминала по синхросиг- <5 налам с выхода 3 блока 12 управления формирует для коммутатора 10 и блока 12 на своих выходах К-разрядные коды номеров инициаторов обмена, в соответствии с которыми коммутатор 50

10 обеспечивает коммутацию,и прохождение сигналов с выходов требования, обмена блоков 9 и 6 на вход 1 блока

12 управления, который анализирует наличие сигнала "Требование обмена".

При отсутствии сигнала "Требование обмена" от инициаторов обмена цикл работы повторяется. При наличии сиг124 нала "Требование обмена" блок 12 фиксирует его и прекращает выдачу синхросигналов на счетный вход счетчика 8 терминала, который запоминает код номера инициатора обмена, сигнал

"Требование обмена" которого обрабатывается.

Приоритет ЦВМ среди инициаторов обмена обеспечивается сигналом "Требование обмена" с блока 4, который через элемент 7 И сбрасывает счетчик

8 в состояние "0" и на выходе его формируется код номера "0-0" ЦВМ..

В первом режиме записи информации

Ф на k-й терминал по инициативе ЦВМ устройство работает следующим образом.

По сигналу "Требование обмена" блока 4 связи .с ЦВМ блоком 9 буферной памяти формируется .такой же сигнал, который через коммутатор 10 поступает на блок 12 управления, где фиксируется. При этом последующий опрос инициаторов обмена прекращается.

Одновременно с сигналом Требова- ние обмена" ЦВМ через блок 4 выдает. информацию с кодом номера вызываемого терминала в блоке 9. После окончания выдачи информации формируется сигнал "Конец обмена", который фиксируется в;блоке 9.

По сигналу "Конец обмена" блок 9 буферной памяти начинает автономный обмен полученной от ЦВМ информации с вызванным в соответствии с поступившим кодом номера на обмен Й-м терминалом. Код номера запоминается счетчиком 11 канала по синхросигналу блока 12 и хранится до завершения обмена информацией между блоком 9 и выбранным k-м терминалом. Информа-. ция с блока 9 поступает через коммутатор 10 на первые входы первого. блока 13 элементов И, на вторые входы которого с блока 12 управления поступают позиционные коды номеров вызванных на обмен терминалов. С выходов блока 13 информация поступает через блок 15 ИЛИ на информационные входы блока 6 выбранного терминала.

По окончании выдачи информации со скоростью работы вызванного на обмен терминала блок 9 буферной памяти формирует сигнал "Конец обмена" который разрешает последующий опрос инициаторов обмена.

13 11661

Таким образом, обеспечивается. обмен информации ЦВМ с k-м терминалом

I через буферную память блока 9 и время обмена в этом случае зависит только от быстродействия ЦВМ и не

1 зависит от низкой скорости обработки информации электромеханическими терминалами.

Во втором режиме записи из ЦВМ

1 информации на k-й терминал по его 10 инициативе (требованию) устройство . работает следующим образом.

Терминал - инициатор обмена через соответствующий .блок 6 связи выстав.ляет сигнал "Требование обмена", 15 который с выхода требования обмена соответствующего блока.б поступает через коммутатор 10 на блок 12 управления, где фиксируется и запрещает дальнейший опрос инициаторов обмена. 2б Одновременно выставляется на информационных выходах соответствующего . блока 6 код номера ЦВМ ("0 — 0"), который поступает через коммутатор

10 на счетчик 11 и далее на блок 12: 25 управления.

Таким образом, обеспечивается комму тация выходов К-го блока 6 связи с терминалом на информационные . входы блока 4 связи с ЦВм с одновре- Зб менной передачей признаков требуемой информации, в .соответствии с которыми -ЦВМ формирует сигнал "Требование обмена" и выдает через блок 9 буферной памяти в изложенном порядке на

k-й терминал — инициатор обмена информацией с ЦВМ требуемую информацию.

В третьем режиме чтения информации с k-ro терминала по инициативе

ЦВМ устройство работает следующим 40 образом.

Аналогично первому режиму ЦВМ передает через блок 4 в блок 9 код номера вызываемого терминала и блок сигналов с признаками требуемой для - 45 выдачи информации выставляет сигнал

"Конец обмена" и переходит к решению . других задач обработки информации.

Блок 9 буферной па чти передает командную информацию на вызываемый К-й 50 терминал. После завершения подготовки затребованной информации данный . терминал выставляет сигнал "Требование обмена" с ЦВМ и начинает выдачу информации на ЦВМ, по окончании S$ выдачи которой терминал выставляет сигнал "Конец обмена", и разрешает последунщр и опрос инициаторов обмена.

14

Работа устройства в четвертом режиме чтения ЦВМ информации с k-го терминала по его инициативе аналогич- . на второй части работы устройства в третьем режиме чтения информации с k-ro терминала по инициативе ЦВМ.

В пятом режиме обмена информацией

1 между k-м и m-м терминалами без участия ЦВМ устройство работает следующим образом.

При поступлении по К-му каналу 2 на соответствующий блок 6 связи с терминалом информации с кодами "Требование обмена™ и номера вызываемого m-го терминала блок 6 формирует для коммутатора 10 на своем выходе сигнал "Требование обмена", а на информагнонных выходах код номера вызываемого m ãî терминала.

В соответствии с данной информацией коммутатор 10 обеспечивает выборку информации с информационных выходов m-го блока 6 на свою вторую группу информационных выходов и выдачу ее на входы 1 второго блока 14 . элементов И.

При этом на выходах счетчика 8 терминала фиксируется код номера

k-ro терминала — инициатора обмена, который поступает на вторые группы информационных входов коммутатора 10

1 блока 12 управления.

В соответствии с поступившим ко дом инициатора обмена коммутатор 10 обеспечивает выборку информации с информационных выходов k ão блбка 6 связи с терминалом на.свою первую . группу информационных выходов, выдает ее на входы 1 первого блока 13 элементов И и К-й разрядный код номера канала на счетчик 11, который запомин