Ассоциативный параллельный процессор

Ассоциативный параллельный процессор

Иллюстрации

Показать все

Реферат

 

АССОЩ1АТИВНЫЙ ПАРАЛЛЕЛЬНЫЙ ПРОЦЕССОР, содержащий сдвигатель, блок выходньк регистров, п операционкых .блоков, п устройств местного управления и устройство управл(ЕКИя, имеющее генератор тактовых импульсов , группу селекторов, два дешифратора и первую группу элементов И, при этом первые входы и выходы селекторов группы соединены соответственно с входом кода операции процессора и входами первого дешифратора, первые входы и выходы элементов И первой группы подключены соответственно к входу кода операции процессора и входам второго дешифратора, вход генератора тактовых импульсов соединен с входом кода операции процессора , а выход этого генератора подключен к входу управления записью сдвигателя и входам пуска устройств местного управления, причем вход управления сдвигом, вход управления выдачей информации, первый, .в.тот рой и третий выходы i-ro

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН

4(51) G 06 F !5/00

М9 т—

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ, (2 ) 3379790/24-24 (22) 1!.01.81 (46) 07.07.85. Бюл, Ф 25 (72) А.Н. Мелихов, Л.С. Берштейн, И.М. Канаев и В.Д. Баронец (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 495664, кл. G 06 Р 7/00, 1975.

Патент Великобритании Р 1540996, кл. G 06 F 7/00, опублик. 1979.

Авторское свидетельство СССР

У 479114, кл. 0 06 F 15/00, 1975. (54) (57) АССОЦИАТИВНЫЙ ПАРАЛЛЕЛЬНЫЙ

ПРОЦЕССОР, содержащий сдвигатель, блок выходных регистров, и операционных блоков, и устройств местного управления и устройство управления, Имеющее генератор тактовых импульсов, группу селекторов, два дешифратора и первую группу элементов И, при этом первые входы и выходы селекторов группы соединены соответст.венно с входом кода операции процессора и входами первого дешифратора, первые входы и выходы элементов И первой группы подключены соответственно к входу кода операции процессора и входам второго дешифратора, вход генератора тактовых импульсов соединен с входом кода операции процессора, а выход этого генератора подключен к входу управления записью сдвигателя и входам пуска устройств местного управления, причем вход управления сдвигом, вход управления выдачей информации, первый, вто-. рой и третий выходы i-го (1с iап) устройства местного управления соединены соответственно с i-ым выходом готовности сдвигателя, i-ым выходом

„„SU„„ 1166128 A готовности блока выходных регистров, 1-ым входом синхронизации сдвигателя, i-ым входом синхронизации блока выходных регистров и управляющим . вх ом i-го операционного блока, информационный вход и первый информационный выход которого подключены соответственно к i-му информационному выходу первой группы сдвигателя и

i-му информационному входу первой группы блока выходных регистров, выход которого соединен с информационным выходом процессора, а информационный вход и выход признака приема сдвигателя подключены соответственно к информационному входу и управляющему выходу процессора, о т л и ч а ю шийся тем, что, с целью повышения быстродействия, он содержит п блоков сравнения, и блоков памяти, а устройство управления дополнительно содержит вторую и третью группы элементов И, регистр сдвига, :два выходных регистра, элемент ИЛИ и триггер, прямой и инверсный выходы которого соединены с входом управ. ления записью сдвигателя, выход регистра сдвига подключен к первым, входам элементов И второй и третьей группы, вторым входам селекторов группы, входом пуска устройств мест" ного управления, входу управления ,записью сдвигателя, сннхровходу триггера и синхровходам выходных регистров, информационные входы которых соединены с выходами первого дешифратора, вторые входы элементов

И второй и третьей групп и информационный вход триггера подключены к входу кода операции процессора, первый, второй, третий входы и выход

11б6128 элемента ИЛИ соединены соответственно с входом кода операции процессора, выходом регистра сдвига, четвертыми выходами устройств местного управления и вторыми входами элементов И первой группы, синхровход и информационные входы регистра сдвига подключены соответственно к выходу генератора тактовых импульсов и. выходам второго дешифратора, выходы элементов И второй группы и первого

* выходного регистра соединены с вхо. дом управления, записью сдвигателя, а выходы элементов .И третьей группы и второго выходного регистра подключены к входам пуска устройств местного управления, при этом управляющий вход, первый и второй информационные входы и выход каждого

i-го блока памяти соединены соответственно с пятым выходом i-го устройства местного управления, i-ым информационньм выходом второй группы сдвигателя, выходом i-го блока сравнения и i-ым информационным входом второй группы блока выходных регистров, а второй информационный вход, управляющий вход и выход результата каждого i-ro блока сравнения подключены соответственно к второму информационному выходу i-ro опарационного блока, входу управления сравнением и шестому выходу i-ro устройства местного управления, причем устройство местного управления содержит два регистра, пять триггеров, десять элементов ИЛИ, два элемента И, элемент задержки, элемент И-ИЛИ, семь групп элементов И, группу элементов ИЛИ, два счетчика, два дешифратора и блок селекторов, выход которого соединен с третьим выходом устройства, при этом синхровход, информационный вход, счетный вход и выход первого регистра подключены соответственно к выходу элемента И-ИЛИ, выходу элемента задержки, входу пуска устройства и первым входам элементов

И первой группы, вторые входы ко" торых соединены с входом пуска устройства, установочный вход, вход сброса и выход первого триггера подключены соответственно к входу управления сдвигом устройства, выходу элемента задержки и первым входам элементов И второй группы, вторые входы которых соединены с выходами элементов И первой группы, входы элементов ИЛИ группы подключены к выходам элементов И первой груп— пы, а выходы первого и второго элементов ИЛИ группы соединены со счетными входами соответственно второго и первого счетчиков, входы первого и второго элементов ИЛИ подключены соответственно к входу управления сравнением устройства и выходу второго счетчика, первый, второй, третий входы .и выход третьего элемента ИЛИ соединены соответственно с выходом первого элемента ИЛИ, инверсным выходом второго элемента ИЛИ, выходами элементов И первой группы и входом сброса второго триггера, устано" вочный.вход которого подключен к выходам элементов И первой группы, установочный вход и вход сброса третьего триггера соединены с выходами соответственно третьего элемента ИЛИ группы и элемента задержки, установочные входы четвертого и пятого триггеров подключены к выходам элементов И первой группы, а входы сброса четвертого и пятого триггеров подключены к выходам соответственно первого и третьего элементов ИЛИ, первые входы четвертого и пятого элементов ИЛИ соединены с выходами элементов И первой группы, а вторые входы четвертого и пятого элементов ИЛИ подключены соответственно к выходу третьего элемента

ИЛИ и прямому выходу второго элемента ИЛИ, первые входы элементов И третьей группы соединены с входом пуска устройства, а вторые входы первого, второго, третьего и четвертого элементов И третьей группы подключены соответственно к инверсному, выходу третьего триггера, прямому выходу четвертого триггера, инверсному и прямому выходам пятого триггера, первый и второй входы и выход шестого элемента ИЛИ соединены соответственно с выходами элементов И первой группы, выходом второго триггера и первым входом первого элемента И, второй вход которого подключен к входу управления выдачей информации устройства и первому входу второго элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, а выходы первого и второго элементов И подключены соответственно к второму

1f66t и четвертому выходам- устройства, первый, второй, третий, четвертый входы и выход элемента И-ИЛИ соединены соответственно с выходом второго триггера, входом пуска устройства, выходами первого и третьего элементов

И третьей группы и .четвертым выхо- дом устройства, первый и второй вхо,дМ и выход седьмого элемента ИЛИ ,подключены соответственно к выхо дам элементов И первой группы, выходу второго элемента И третьей грутпты и шестому выходу устройства, первый и второй входы и выход восьмого элемента ИЛИ соединены соот-. . ветственно с выходом первого элемента И второй группы, выходом девятого элемента ИЛИ и первым выходом устройства, первый и второй входы и выход .девятого элемента ИПИ подключены соответственно к выходам второго и третьего элементов И второй группы и первому управляющему входу блока селекторов, первый, второй, третий и четвертый входы десятого элемента ИЛИ сбединены соответст- . венно с выходом элемента И-ИЛИ, выхое дами второго и четвертого элементов

И третьей группы и выходом элемента задержки, вход которого подключен к выходу восьмого элемента ИЛИ, вход разрешения и информационный вход второго регистра соединены соответст28 венно с выходом первого регистра и входом пуска устройства, а выход второго регистра подключен к установочным входам первого и второго счетчиков и первому информационному. входу блока селекторов, выходы второго и первого счетчиков соединены с первыми входами элементов И соот-. ветственно четвертой и пятой группы вторые входы которых подключены к выходам соответственно пятого триггера и первого элемента И второй группы, выходы элементов И четвертой и пятой группы соединены соответственно с входом первого дешифратора. и пятым выходом устройства, а выход первого:дешифрагора нодклю" чен к второму информационному входу блока селекторов, первые и вторые входы и выходы элементов И шестой . группы соединены соответственно с выходом первого счетчика, выходом третьего элемента И шестой группы и входами второго дешифрато а, выходы которого подключены к третьему выходу устройства, первые и вторые входы и выходы элементов И седьмой группы соединены соответственно с вы« ходом второго счетчика, выходом седьмого элемента ИЛИ и шестым выходом устройства, а второй управляющий вход блока селекторов подключен к выходу второго триггера.

Ъ

Изобретение относится к вычислительной технике и может быть исполь- зовано при построении вычислительных и управляющих систем на основе однородных вычислительных структур.

Цель изобретения. — иовьииение быстродействия, а также расширение функциональных возможностей нроцессора, а именно получение возможности работы в режиме принятия решений в сложных системах управления на, основе алгоритмов, которые обеспечивают прием, хранение и переработку расплывчатой информации.

На фиг. 1 приведена структурная схема ассоциативного параллельного процессора (АПП), на фиг. 2 — пример выполнения АПП, в состав которого входят по одному операционному блоку, блоку сравнения, блоку памяти и устройству местного управления, на

3 фиг. 3 — структурная схема операционного блока, содержащего шестнадцать ячеек однородной структуры; на фиг. 4 — функциональная схема ячейки однородной структуры; на фиг. 5—

® функциональная схема блока выходных регистров; на фиг. 6 — функциональная схема ячейки блока сравнения; на фиг. 7 — функциональная схема ячейки сдвигателя; на фиг. 8 — структур" ная схема устройства местного управления, на фиг. 9 — функциональная схема блока регистровой памяти; на

1166128 фиг. 10 - функциональная схема блока;

1 синхронизации; на фиг. 11 — функциональная схема блока селекторов, входящих в состав устройства местного управления; на фиг. 12 — структурная схема блока памяти, на фиг. 13 функциональная схема столбца сравнения; на фиг. 14 — функциональная схема накопителя блока памяти со схемой управления, на фиг. 15 — функциональная схема устройства управления на фиг. 16 — пример выполнения схемы (элемента) сравнения, входящей в состав ячейки однородной структуры, блока сравнения и столбца сравнения блока памяти.

На чертежах представлены: (фиг. 1 и 2) и операционных блоков 1, ячейки 2 блоков 1, организованные по столбцам и строкам, блок 3 выходных регистров и блоков 4 сравнения, сдвигатель 5, и устройств б местного управления, и блоков 7.памяти, устройство 8 управления, информационный вход 9, информационный выход 10 и вход 11 кода операции процессора (фиг. 3) информационные шины 12, выходные горизонтальные шины 13, вертикальные информационные шины 14, вертикальные шины 15 настройки, горизонтальные шины 16 настройки ячеек 2 блоков 1, (фиг. 4) первый и второй информационные регистры 17 и 18, первый и второй . коммутаторы 19 и 20, блок 21 сравнения, третий информационный регистр

22, третий коммутатор -23, первая группа элементов И 24»- 24„, управляющий регистр 25, дешифратор 26, вторая группа элементов И 27 — 27„, первая; вторая и третья группы элементов ИЛИ 281- 28я, 29 - 29п и

30, - 30 ячеек 2, (фиг. 5) регистр

31, первый элемент ИЛИ 32, группа элементов ИЛИ 331 в 33„, вход 34 записи, информационный вход 35, второй элемент ИЛИ 36, выход 37 готовности блока 3 выходных регистров, (Фиг. 6) первая и вторая группы элементов

И 381 в 38 и 39 — 39, элемент И 40, узел 41 сравнения, триггер 42, элемент ИЛИ 43, информационные выходы 44, первый управляющий вход

45, информационные входы 46, вход (шина) 47 сброса, второй управляющий вход 48 блока 4 сравнения, управ. ляющий вход 49 устройства 6 местного управления, (фиг. 7) входной инфор5

1О

4О

55 мационный регистр 50, первая - пятая группы элементов И 51>- 51<, 52

52п 53<- 53п, 54<- 54< и 55 „- 55„ сдвиговый регистр 56, триггер 57, дешифратор .58, шестая группа элементов И 59 - 59п, элемент И 60, первый и второй элементы ИЛИ 6 1 и

62, выходные информационные шины

63 — 65, выходная шина бб управления сдвигом, шина 67 сигнала вьдачи, вход 68 управления коммутацией, вход 69 управления записью, первые управляюшие входы 70, вход 71 синхронизации, вход 72 местного управления, вторые управляющие входы 73 сдвигателя 5, (фиг. 8) блок

74 синхронизации, блок 75 регистровой памяти, блок 76 селекторов устройства 6 местного управления, (фиг. 9) регистр 77, триггер 78, первый и второй элементы ИЛИ 79 и

80, первая группа элементов И 81 —

8 1„, третий элемент ИЛИ 82, группа элементов ИЛИ 83 — 83з, группа триггеров 84 - 84, четвертый элемент ИЛИ 85, первый элемент И 86, вторая группа элементов И 87 — 87» элемент ИЛИ-И 88, пятый элемент

ИЛИ 89, третья группа элементов

И 90 — 90>, элемент 91 задержки, шестой и седьмой элементы ИЛИ 92 и

93, второй элемент И 94, элемент

И-ИЛИ 95, восьмой элемент ИЛИ 96, третий элемент И 97 блока 74 синхронизации, первые управляющие входы 98, вход 99 пуска, выход 100 завершения выход 101 синхронизации операционного блока 1 устрой" ства 6 местного управления, первый управляющий вход 102 блока 7. памяти, входы 103 элемента ИЛИ 80, выход 104 триггера 844, выход 105 элемента ИЛИ 96, выход 106 триггера 84<, выход 107 элемента 91 задержки1 выход 108 элемента И 87, выход 109 элемента ИЛИ 93, выход

110 элемента ИЛИ 83>, выход 111 элемента ИЛИ 831, выход 112 регистра 77 блока 74 синхронизации, (фиг. 10) первый и второй счетчики

113 и 114, первая и вторая группы элементов И 1151- 115„и 116 — 116» первый дешифратор 117, третья группа элементов И 118 — 118п, второй дешифратор 119, четвертая группа элементов И 120i — 120, регистр

121 блока 75 регистровой памяти, вторые управляющие входы 122 устройст1 1661 ва 6 местного управления. выходы

123 группы элементов И 1161 в 116„,,выходы 124 дешифратора 117, выходы

125 регистра 121 блока 75 регистровой памяти, (фиг. 11) первая группа элемектов ИЛИ 1261- 126„, группа элементов задержки 127 — 127n первая — шестая группы элементов И

f281 128„э 129» 129л 130} 130к

131» 131ф 132» 132в и 133» 133е вторая и третья группы элементов

ИЛИ 134 - 134в и 1351- 135„, седьмая группа элементов И 136»- 136 „ блока селекторов 76, (фиг. 12 и 13) столбцы 137 схем сравнения, ячейки 138 сравнения, накопитель 139 со схемой управления, элементы 140 сравнения, регистрц 141, выходы 142 "Равно" элементов 140, элемент ИЛИ 143 входы

144 считывания блока 7 памяти, (фиг. 14) регистр 145 адреса, дешифратор 146 адреса, группа элементов ИЛИ 147» — 147}}, первая и вторая (е группы элементов Й 148 - 148 и 148-. н }»

148„, группа регистров 149у- 149„, элемент ИЛИ 150 накопителя 139. блока 7 памяти, (фиг. 15) сдвиговый регистр 151, группа селекторов 152»152<, первый дешифратор 153, первый и второй выходные регистры 154 и 155, 30 первая и вторая группы элементов И

156»- 156к и 157»- 157д, триггер 158» элемент ИЛИ 159, второй дешифратор

160, третья группа элементов И

161»- 161 устройства 8 управления,,(фиг. 16) первая группа элементов

И 162»- 162, группа элементов

И-ИЛИ 163» — 163, группа элементов

ИЛИ 164» — 164„., вторая группа элемен тов И 165 — 165я, элемент И. 166, 40 входные шйкы 167„- 167, первая и вторая вйходные шины 168 и 169 схемы (элемента) сравнения.

АПП предназначен для нреобразования -лингвистических переменных i$ и расплывчатых логических формул, образующих расплывчатые алгоритмы определения, порождения и бихевиорис= тические алгоритмы, которые описывают сложные процессы управления, а также y} для записи, чтения, ассоциативного поиска и сравнения информации.

Расплывчатым высказыванием назы-, вается предложение, относительно которого можно судить о степени его истинности или ложности в настоящее время. Степень истинности каждо,Fo расплывчатого высказывания прини28 6 мает значения в интервале (О, 1).

Примерами расплывчатых высказываний .являются: "четыре — небольшое число", "на перекрестке много машин, "эта книга очень интересна". Степень истинности первого расплывчатого высказывания положим равной 0,9, второго — О,6, а третьего — 0,2.

Если обозначить первое высказывание л и, а, второе Ь, а третье с, то а = О, 9, В = 0,6, с 0,2. Если а и Ь вЂ” не- которые расплывчатые высказывания, то составные расплывчатые высказывания образуются из простых с помощью логических операций: отрицание а=1-а — (1) конъюнкция а3 Ь=иип (а,Ь) (2) дизъюнкция à v b max (а,6) (3) импликация а Ь=тпах (1-a,Ü) (4) эквивалентность a b =

= mix(max(f-а,Ь), max(a, 1-Ь) ) (5)

Если заданы степени истинности простых расплывчатых высказываний, то, используя:(1) — (5), можно найти степень истинности составного расплывчатого высказывания, а также решать расплывчатые логические уравкения.

Рассмотрим понятия расплывчатых высказывательных переменных, расплывчатых логических формул и лингвистических переменных.

Расплывчатой высказывательной

/ переменной X называется расплывчатое высказывание, степень истиннос— ти KQTopoFQ может принимать произвольное значение из (О,tj. Расплывчатой логической формулой

А (Х», Х,...,Х,„ ),(и Э 1) называется любая расплывчатая переменная или константа из (О,1), если

А»(Х», Х,...,Х,) и А (Х,, Х,...,Х„1расплывчатые формулы, то применение к ним конечного числа раз логических операций (/, —,, Ч, - » ) приводит к получению расплывчатой логической формулы.

Значениями лингвистических переменных называются предложения, образованные на естественном или формальном языке из элементов (символов) расплывчатого множества. \

Множество А =, с(0д(х),x) /х е Х называется расплывчатым множеством в базовом множестве Х, если для каждого х 6 Х определена степень истин1166128

Предположим, что множество Х образовано из элементов, каждый из которых является натуральным числом от 1 до 10, т.е.

8=(1,2,3,4,3,6,7,8,9,10/.

< 0 6/4 >, c 0 3/9 «, c P l /6 > jj

"средне" принимает расплывчатое множество

Л

$,=(«I,),сО,Ь!г r cОХ(З, можно рассматривать как значение

"мало, значение 1достаточно4 или

«

6>:(<02>,<04>, 1/6>,<08>3 > а значение "много" имеет вид 25

/i1 (C 03/6 > C 0 6/7 >, < 0 7/8 >, C 0 Ч/9 >, < l /10 > 7 лингвистической переменной нату- - операцию (1), найдем значение "не ральные числа до 10". Используя . мало". Получим

7а>={.02/2, 03/3.,404/4 >, 07/4 >,409/6.,cl/7 cl/8>, с. //1, cl/lp>7/, Значение ".не много и не мало" можно А,,= А. Л 1А,, определить как т.е.

Ac {c02/2> c03/3 >,404/4> 07/9> 07/8» c04/7 >,сР 3/s > 4 01/4> ности расплывчатого высказывания х Е А, обозначаемая pl<(х), Степень равенства р(А В) двух расплывчатых множеств определяется выражением 5 /(А8В)Я (равд (х) - p/3(x)) (6 х где б — операция конъюнкции, определяемая по (2), которая берется по всем х Ю Х; t0

-: -- операция эквивалентности, определяемая по (5), кото- рая берется для соответствующих пар элементов расплывчатых множеств А и Н, 15

Определяя по (6) степень равенства, получим (И(Л,А ) = О,б, т.е, А4 A2, что хорошо согласуется с интуитивным пониманием значений "не 40 много и не мало" и "достаточно" °

Рассмотрим состав устройств, блоков и узлов, входящих в состав процессора и,их работу.

Операционный блок 1 предназначен 45 для выполнения следующих основных операций над значениями лингвистических переменных: стирание, запись чтение, конъюнкция, дизъюнкция, импликация, эквивалентность, ассо- 50 циативный поиск, а также на основе этих операций программная реализация алгоритмов композиции, определения порождения и бихевиористических алго. ритмов. 55

Операционный блок состоит из ячеек

2 однородной структуры. Каждая ячейка соединена с соеедними ячейками

Определенным образом выбирая расплыв«Ъ чатое подмножество А; множества Х, можно образовывать понятия, кот:эрые являются значениями лингвистической переменной. Например, расплывчатое множество с помощью информационных шин. Имеются входные. информационные шины 12, выходные горизонтальные 13 и вертикальные 14 информационные шины . ,Настройка ячейки на выполнение той или другой операции осуществляется с помощью вертикальных шин 15 настрой1 ки (управляющих). Выбор строки, столбца или ячейки операционного блока осуществляется с помощью вертикальных 15 и горизонтальных 16 шин настройки. На фиг. 3 показан операционный блок, состоящий иэ четырех строк и четырех столбцов с соответствукнцими связями. Размер— ность операционного блока определяется кругом решаемых задач, исходя из наиболее часто используемых значений базовых множеств, образующих данные лингвистические переменные и множества эталонных ситуаций.

1166128

Информационные входы 12 операционного блока соединены с i-.ìè выходными шинами сдвигателя. Горизонтальные и вертикальные управляющие шины соединены с устройством местного управления. Вертикальные выходные информационные шины 14 соединены с i-ми входными шинами блока выходных регистров, горизонтальные выходные шины 13 соединены с входами соответствующих блоков сравнения., Ячейка 2 однородной структуры предназначена для выполнения следующих основных операций над простыми расплывчатыми высказываниями: запись, 1> чтение, отрицание, конъюнкция, ди-. зъюнкция, импликация, эквивалентность, ассоциативный поиск, а также может выступать как элемент коммутации между соседними ячейками.

Ячейка (фиг. 4) состоит из трех информационных регистров 17, 18 и 22, управляющего регистра 25, трех коммутаторов 19, 20 и 23, блока сравнения 21, дешифратора 26,группы схем

И 24 — 24 и 27 — 27, группы схем

ИЛИ 284- 28 þ 29)- 29„ 30(- 30, входных. информационных шин 12, выходных горизонтальных 13:и вертикальных

14 информационных шин, вертикаль- 30 ных 15 и горизонтальных 16 управляющих шин и шины 101. синхросерий, входящей в состав горизонтальных управ.ляющих шин.

Рассмотрим функциональные назначения элементов, образующих ячейку.

Регистр 17 предназначен для параллельного приема, хранения и вьдачи. в прямом или в инверсном коде эталонного значения расплывчатого i0 высказывания на коммутатор 19. Регистр имеет входную информационную

1 шину, по которой поступает значение расплывчатого высказывания, и две выходные информационные шины,. 45 соединенные с входами коммутатора 19. Одна выходная информационная шина предназначена для вьдачи содержимого в прямом коде, другая в инверсном, имеются также управ- 50 ляющне входы Запись" и - Сброс".

Регистр 18 предназначен для па- раллельного приема, хранения н вьда-. чи в прямом илн инверсном коде текущего значения расплывчатого высказы- И вания на коммутатор 20. Регистр имеет входную информационную шину для вход.ной информации и две выходных шины .:

Одна нз выходных шин предназначена для вьдачи в прямом коде, другая— в инверсном. Кроме этих шин, имеются еще управляющие шины "Запись" и

"Сброс".

Регистр 22 предназначен для параллельного приема, хранения и выдачи в прямом коде промежуточного значе.— ния расплывчатого высказывания на коммутатор 23. Регистр имеет входную и выходную информационные шины, а также управляющие шины "Запись" и

"Сброс". Разрядность всех регистров определяется разрядностью, определяемой степенью принадлежности каждого расплывчатого высказывания.

Разрядность всех информационных регистров в ячейках одинакова.

Коммутатор 19 предназначен для коммутации прямых и инверсных выходов регистра 17 на входные шины блока сравнения, на информационные входы регистра 18 и на выходные шины ячейки, а также горизонтальных нли вертикальных входных шин ячейки на горизонтальные или. вертикальные выходные шины.

Коммутатор состоит из восьми групп двухвходовых элементов И. Каждая группа содержит по и элементов, т.е. по одному элементу на каждый разряд регистра. Одни иэ входов элементов И шести групп соединены с прямыми или инверсными выходами регистров, а другие входы в группе объединены и образуют управляющий вход коммутатора. Одни из входов элементов И двух оставшихся групп соединены с входной информационной шиной, а другие входы каждой группы также объединяются и образуют управляющие входы, Таким образом, коммутатор имеет трн и-разрядных входных информационных шины, четыре п-разрядных выходных информационных шины и восемь управляющих входов соответственно по одному на каждую группу элементов И. Выходы некоторых пар групп элементов И, которые соединены с одним и тем же узлом, поразрядно объединены элементами ИЛИ.

Коммутатор 20 предназначен для коммутации выходов регистра 18 с входными шинами блока сравнения, регистра 22 с выходными шинами ячей. ки. По построению коммутатор аналогичен коммутатору 19 и имеет

1166128

l5

50 две и-разрядные входные шины, четыре и-разрядные выходные информационные шины и пять управляющих шин.

Коммутатор 23 предназначен для 5 коммутации выходов регистра 22 с входными шинами блока сравнения и с выходными шинами ячейки. По принципу построения и составу он аналогичен предыдущим коммутаторам.

Коммутатор имеет одну п-разрядную входную шину, три и-разрядных выходных шины и три управляющих шины.

Блок 21 сравнения предназначен для параллельного сравнения двух кодов и-разрядных положительных чисел на равенство, больше или меньше, Блок построен как классическая схема сравнения на комбинационных элементах.

Сдвиговый регистр 25 предназначен для формирования серии последовательных управляющих сигналов, необходимых для функционирования ячейки.

Дешифратор 26 предназначен для дешифрации кода выполняемой операции цля выбора ячейки в операционном блоке.

Группа элементов И 27 — 27 пред;назначена для формирования сигналов управления для коммутаторов 19,,20 и 23, регистров 17 и 18 и группы элементов И 241- 24и в зависимости от кода выполняемой операции. Первые входы элементов И соединены с выхо- З» дами дешифратора 26, а вторые выходы соединены с различными выходами сдвигового регистра 25. Выходы элементов И 27 — 27и соединены с управляющими входами регистров 17 40 и 18, коммутаторов 19, 20 и 23 и с одними из входов группы элементов

И 241- 24и

Вторая группа элементов И 24 - 24, предназначена для формирования необ- 45 ходимых управляющих сигналов для регистров 18, 22 и коммутаторов 19, 20. Другие входы этой группы элементов И соединены с выходами блока 21 сравнения.

Группа элементов ИЛИ 30, — 30 предназначена для объединения входов ячейки, группы элементов ИЛИ 28 - 28 и 29)- 29И предназначены для обьединения выходов коммутаторов 19, 55

20 и 23, соединяющих операционный блок с горизонтальными 13 и верти- кальными 14 информационными шинами.

Рассмотрим работу ячейки. Операции — инверсия, конъюнкция, дизъюнкция, импликация, запись, чтение — входят в состав операции эквивалентности, поэтому рассмотрим работу схемы при реализации операции эквивалентности.

Вначале по сигналу сброса осуществляется обнуление всех регистров (цепи обнуления на фиг. 4 не показаны). ПО коду записи осуществляется запись значения эталонного высказывания на регистр 17.

По коду записи текущего значения расплывчатого высказывания осуществляется запись текущего значения расплывчатого высказывания на регистр !

18. Предположим, что на регистр 17 записано эталонное значение расплыв 1. чатого высказывания а =- 0,6, а на

Л регистр 18 — значение Ь = 0,7. Эталонное и текущее значение расплывчатых высказываний поступают с входных информационных шин. Совместно сдвигающий регистр 25 и дешифратор 26 с помощью элементов И 27 — 27 формируИ ют сигналы записи.

Далее на дешифратор 26 поступает код операции эквивалентности и. тем самым возбуждает один из выходов

У дешифратора — в нашем примере выход операции эквивалентности. Возбужденный выход дешифратора и сигнал с регистра 25 поступают на вход одного из группы элементов И 27! — 27л а сигнал с выхода этого элемента поступает на коммутаторы 19 и 20 как сигнал разрешения выдачи на входные шины блока сравнения содержимого регистра l7 в инверсном коде, т.е. а, а содержимого регистра 18в прямом коде, т.е. Ь. Блок сравнен ния сравнивает значения а и Ь и возбуждает соответствующий выход блока сравнения, указывающий йа

)а с Ь, т.е. 0,4 с 0,7. Сигнал со следующего такта регистра через группу элементов 27„ — 27 совместно с возбужденным выходом блока сравнения поступает на одну из групп элементов

И 24 1- 24, которая, в свою очередь, Формирует сигнал в коммутатор

20 и на регистр 22. Управляющий сиг" нал в коммутаторе 20 коммутирует выходы регистра 18 с входами регистров 22, а сигнал на регистре 22 разрешает запись значения b на регистр 22, 1166128

Сигнал со следующего такта регист ра 25 поступает на один из входов

l элемента И 27 — 27„, а второй вход этого элемента И соединен с возбужденным выходом дешифратора 26.

Сигнал с выхода этого элемента И поступает на коммутаторы 19 и 20., Коммутатор 19 коммутирует выход регистра 17 на вход блока сравнения в прямом коде, т.е. а = 0,6, а комму- . 1О татор 20 коммутирует выход регистра

18 в инверсном коде, т.е.7b-= 0,3.

Блок сравнения сравнивает значе/Ь ния а и 7 b, возбуждает выход, указывающий, что à 076, т.е. 0,6 ) 0,3.

Возбужденный выход одного из элементов И 27„ — 27„ совместно с возбужденным выходом блока сравнения с помощью одного из элементов И группы

241- 24„поступает на коммутатор 19 20 и на регистр 18. В коммутаторе 19 осуществляется коммутация выходов регистра 17 на вход регистра 18, а на регистре 18 формирует сигнал записи, таким образом осуществляет ся перезапись содержимого регистра г

17 (а = О,б) на регистр 18. Очередной сигнал, сформированный элементами И 27< — 27 на основе сигналов ч сдвигающего регистра 25 и дешифра-. 30 тора 26, поступает на соответствующие управляющие входы коммутаторов

20 и 23. На этом рабочем такте комму татор 23 коммутирует выходы регистра

22 на входные шины блока сравнения для выдачи на блок сравнения значел ния Ь, находящегося на регистре 22, а коммутатор 20 коммутирует выходы

-. регистра 28 с вторыми входными шинами блока сравнения для выдачи на 40 схему сравнения значения а = 0,6.

Причем в блоке сравнения выходы коммутатора 20 соединены с одними из входных шин блока сравнения, а выходы-коммутаторов 19 и 23 объеди- . фз няются через элемент ИЛИ и сое инены с другими входными шинами.

В результате сравнения на выходе блока сравнения возбуждается выход, показывающий, что код содержимого Ю

:регистра 18 меньше, чем код, находящийся в регистре 22. т.е..0,6 (0,7.

Завершающий сигнал с выхода регистра 25 совместно с выходом дешифра" тора 26 через элемент .И группы 27 - 55

27 поступает на один из входов И 24 - 24>, а на второй вход посту-, пает выход блока сравнения. Сигнал с выхода этого элемента И поступает на коммутатор 20 и тем самым соединяет прямые выходы регистра 28 с выходными шинами ячейки, т.е. на выход поступает код числа а = 0,6.

На этом выполнение операции эквивалентности над расплывчатыми высказываниями завершается.

Операция ассоциативного поиска выполняется несколько иначе. На блок сравнения поступают определенные разряды регистров 17 и 18, при сравнении формируется сигнал выдачи на выход содержимого регистра 22.

Блок выходных регистров предназначен для выдачи управляющей информации для других объектов из блоков памяти и операционных блоков во внешнюю среду (например, на исполнительные элементы технологического процесса или на системы управления).

На фиг ° 5 показан блок 3 выходных регистров с элементами ИЛИ 32, 33 33„, Зб, регистром 31, выходными информационными шинами 10, входами

34 записи, которые соединены с выходами местных устройств управления, информационными входами 14 и 35 и выходом готовности 37 блока выходных регистров. Информационные входы 35 соединены с информационными выходами блоков памяти, а информационные входы 14 — с вертикальными информационньп- и вьмодами операционного блока.

Выходной регистр 31 имеет ng k двоичных разрядов, где k †.число столбцов операционного блока, а

a — количество разрядов в одном столбце. На фиг. 5 показаны выходы 14 и

15 соответственно одного операционного блока и блока памяти, выходы других операционных блоков и блоков памяти объединяются аналогично с помощью групп элементов ИЛИ 33 — 33„

Входы записи или синхронизации 34 со всех местных устройств управления также объединяются с помощью элементов ИЛИ 32.

При завершении выполнения юперации в процессоре по сигналу из:устройства местного управления осуществляется запись результатов обработки из операционного блока или из блока памяти. Считывание информации с выходного регистра можно осуществить различными методами и способами.

1166 l28

Выход 37 готовности блока выходных ,регистров предназначен для формирования сигнала "Занято" или "Свободно в устройство местного управления.

Если хотя бы один из разрядов регистра 31 находится в единичном состоянии, то с помощью элемента

ИЛИ 36 формируется сигнал "Занято", в противном случае формируется сиг" нал "Свободно".

Блок 4 сравнения предназначен для предварительного сравнения старших разрядов результатов операции эквивалентности со значением. порога. Сравнение осуществляется параллельно по всем строкам .операционного блока со значением порога, который принимает значение в интервале (О, 1) .

Блок сравнения состоит из R однотипных ячеек, где R — число строк операционного блока, Горизонтальный выход каждой строки соединен с соответствующим входом ячейки блока сравнения через информационные вхо25 ды 14.

Каждая ячейка блока сравнения (фиг. 6) состоит из групп элементов

И 38 — 38„, 391 в 39, 40, узла 41 сравнения, триггера 42, элемента

ИЛИ 43. Рассмотрим работу одной ячейки так как все ячейки одинако1 вы и работают синхронно. Из устройства местного управления по информационным входам 46 на схему 35

41 сравнения поступает значение порога, а по первому управляющему входу 45 блока сравнения — сигнал разрешения выдачи текущего значения степени принадлежности, поступаю-40 щего через группу элементов И 38,—

38 по информационным входам 13.

В результате сравнения триггер 42 устанавливается в единичное состояние, если старшие разряды текущего значения степени принадлежности больше или равны значению порога, в противном случае свое состояние триггер не изменит.

Появление более чем одного значения на выходах ячеек блока сравнения алгоритмически невозможно.

Второй управляющий сигнал 48, который поступает из устройства мест- 55 ного управления, совместно с элементом И 40 анализирует состояние триг. гера 42.

Предположим, что триггер в единичном состоянии. Тогда сигнал с выхода элемента И 40 с помощью группы элементов И 39< — 39 1 коммутирует информацирнные выходы 44 с входами блока памяти, тем самым разрешая степени принадлежности /Ц< поступить в блок памяти. Кроме этого, сигнал с выхода И 40 поступает в устройство местного управления по управляющему входу 49 как сигнал сброса и приема очередного кода команды. По шине 47 из устройства местного управления поступает сигнал сброса блока сравнения.

В нулевом состоянии триггера 42 коммутация входов и выходов ячейки не происходит и младшие разряды текущего значения степени принадлежности не поступают в блок памяти. Входы l3 блока сравне