Адаптивное кодирующее устройство

Адаптивное кодирующее устройство

Иллюстрации

Показать все

Реферат

 

1. АДАПТИВНОЕ КОДИРУЮЩЕЕ УСТРОЙСТВО, содержащее генератор, фазоврацатель смещения, фазовращаюций блок, первый вход которого соединен с входом устройства, а выход с информационным входом блока фазовых компараторов, второй информационный вход которого через фазовра-, цатель смещения подключен к выходу генератора, шифратор, информационный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляшдие входы которого соединены соответственно с первым и вторым выходами блока управления, третий выход которого подключен к первому управляющему входу регистрасчетчика , первьв1 информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, ьлок компенсирующего тока, выход которого подключен к второму входу фазовращающего блока, третий вход которого подключен к выходу генератора, опорный фазовый компаратор, первьп1 вход которого подключен к выходу фазовращающего блока, а второй вход через опорный фазовращатель - к выходу генератора, отличающееся тем, что, с целью увеличения быстродействия, в него введены блок адаптацШ, формирователь и элемент И, первый и второй входы которого подключены соответственно к первому выходу блока адаптации и к выходу опорного фазового компаратора а выход через форьшрователь - к второму информационному входу регистра-счетчика, второй и третий выходы блока адаптации соединены соответственно с третьим управляющим входом блока фазовых компа« раторов и с первым управлякицим входом ши фатора, второй управлякщий вход которого подключен к второму вьосоду блока управления, третий выход которого соединен с четвертым управляющим входом блока фазовых компараторов и с первым управлякицим входом блока адаптации, четвертый выход О которого подключен к второму управОд ляющему входу регистра-счетчика, выСдЭ ход которого соединен с информационо ным входом блока адаптации и с пер00 вым входом блока управления, второй вход которого соединен с третьим управляющим входом оегистра-счетчика , пятым управляющим входам блока фазовых компараторов и пятым выходом блока адаптации, второй зшравляющий вход которого подключен к выходу опорного фазового компаратора, вход блока компенсирующего тока подключен к четвертому выходу блока управления .

СОЮЭ СОВЕТСКИХ

ННННН

РЕСПУЬЛИК (19) (! !)

4(si) Н 03 М 1/64 Н= ННЮ:. н " " - ВаНННННЮС: .НН ННН,=

ОПИСАНИЕ ИЗОБРЕТЕНИЯ1

Н AOTOPOMOMV НННДНПНЬСЧЪН

ННЬ

° °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ (21) 3688682/24-24 (22) 09. 11.83 (46) 07.07 ° 85. Бюл. В 25 (72) Н.П.Стокай, Д.И.Зелинский и В.Д.Зайко (71) Ордена Ленина институт кибернетики им. В.М.Глушкова (53) 681.325(088.8) (56) 1. "Приборы и системы управления" ° 1972 ° Ф 8, с ° 40-43.

2. Авторское свидетельство СССР по заявке В 3565141/18-21, 21.01.83 (прототип). (54) (57) 1. АДАПТИВНОЕ КОДИРУЮЩЕЕ

УСТРОЙСТВО, содераащее генератор, фазоврацатель смещения, фазовращающий блок, первый вход которого соединен с входом устройства, а выходс первым информационным входом блока фазовых комнараторов, второй информационный вход которого через фазовращатель смещения подключен к выходу генератора, шифратор, информационньй вход которого подключен к выходу блока фазовых компараторов, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами блока управления, третий выход которого подключен к

:первому управляющему входу регистрасчетчика, первый информационный вход которогб соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фаэовращающего блока, третий вход которого подключен к выходу генсратора, опорный фазовый коипаратор, первый вход которого подключен к выходу фаэовращакицего блока, а второй. вход через опорный фазовращатель - к выходу генератора, о т л и ч а ю щ е е с я теи, что, с целью увеличения быстродействия, в него введены блок адаптацчи, формирователь и элемент И, первый и второй входы которого подключены соответственно к первому выходу блока адаптации и к выходу опорного фазового компаратора, а выход через форми-. рователь — к второму информационному входу регистра-счетчика, второй и . третий выходы блока адаптации соедииены соответственно с третьим управляющим входом блока фазовых компа раторов и с первым управляющим вхо-, дом шифратора, второй управлякищий вход которого подключен к второму выходу блока управления, третий выход которого соединен с четвертым управ- ляющим входои блока фазовых компараторов и с первым управляющим входои блока адаптации, четвертый выход которого подключен к второму управляющему входу регистра-счетчика, выход которого соединен с информационным входом блока адаптации и с первым входом блока управления, второй вход которого соединен с третьим управляющим входом регистра-счетчика, пятым управляющим входам бло- ка фазовых компараторов и пятым выходом блока адаптации, второй управляющий вход которого подключен к выходу опорного фазового компаратора, вход блока компенсирующего тока подключен к четвертому выходу блока управления.

1166308

2. Устройство по и. 1, о т л и— ч а ю щ .е е с я тем, что блок адаптации состоит из трех дешифраторов, двух счетчиков, двух генераторов импульсов, четырех триггеров, двух

"инверторов, а также блока элементов

И и элемента ИЛИ, счетный вход первого триггера соединен с первым управляющим входом блока адаптации, второй управляющий вход которого через первый инвертор подключен к счетному входу второго триггера, выходы первого и второго триггеров через соответствующие соединенные последовательно генераторы и счетчики подключены к входам первого и второго дешифраторов соответственно, информационный вход блока адаптации соединен с входом третьего дешифра1

Изобретение относится к измерительной и вычислительной технике и может быть использовано для аналогоцифрового преобразования электрических сигналов.

Известно устройство для кодирования электрических сигналов, работающее по принципу промежуточного преобразования этих сигналов в фазовый сдвиг опорного напряжения с последующим преобразованием фазового сдвига в цифровой код, содержащее фазовращающее устройство, две ступени преобразования, каждая иэ которых состоит из последовательно соединенных блока фазовых компараторов, дешифратора и блока регистра числа, блок компенсирующего тока, генератор опорного напряжения и блок управления (1 ).

Недостаток этого устройства — малое быстродействие, обусловленное тем, что длительность цикла преобразования не зависит от величины преобразуемого сигнала.

Известно кодирующее устройство, содержацее генератор, фазовращатель смещения, фазоврацающий блок, первый вход которого. соединен с входом устройства, а выход — с первым информационным входом блока фазовых

30 тора, выходы которого соединены с первыми входами блоха элементов И, вторые входы которого подключены к выходам дешифратора, а выходы через элемент ИЛИ вЂ” к первому выходу блока адаптации, второй выход которого соединен с первым выходом второго дешифратора, второй и третий выходы которого подключены соответственно к счетным входам третьего и четвертого триггеров, выходы которых соединены соответственно с третьим и четвертым выходами блока адаптации, пятый выход которого соединен с входами обнуления всех триггеров и выходами второго инвертора, вход которого подключен к четвертому входу второго дешифратора.

2 компараторов, второй информационный вход которого через фазовращатель смещения подключен к выходу генератора, шифратор, информационный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляюцие входы которого соедиHeHû соответственно с первым и вторым выходами блока управления, тре-. тий выход которого подключен к первому управляющему входу регистрасчетчика, первый информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фазовращающего блока, третий вход которого подключен к выходу генератора, опорный фазовый компаратор, первый вход которого подключен к выходу фазовращающего блока, а второй вход через опорный фазовращатель подключен к выходу генератора, выход опорного фазового компаратора соединен с вторым информационным входом регистра-счетчика, выход которого соединен с входом блока компенсирующего тока f2).

Недостатком известного устройства является также малое быстродействие, обусловленное тем, что время преобз 1166308 .. 4 разования определяется в основном ра-счетчика, выход которого соедидлительностью цикла компенсации, . нен с информационным входом блока который не зависит от величины преоб- адаптации и с первым входом блока разуемого сигнала. управления, второй вход которого соединен с третьим управляющим вхоЦель изобретения — увеличение дом регистра-счетчика, пятым управбыстродействия. лякнцим входом блока фазовых компаПоставленная цель достигается - раторов и пятым выходом блока адаптем, что в адаптивное кодирующее тации, второй управляющий вход котоустройство, содержащее генератор, 10 рого подключен к выходу оперного фазовращатель смещения, фаэовращаю- фазового компаратора, вход блока щий блок, первый вход которого сое компенсирующего тока подключен к динен с входом устройства, а выход — четвертому выходу блока управления. с первым информационным входом бло- При этом блок адаптации состоит ка фазовых компараторов, второй ин- g из трех дешифраторов, двух счетчиформационнцй вход которого через - ков, двух генераторов импульсов че-! !e фазовращатель смещения подключен к тырех триггеров, двух инверторов, выходу генератора, шифратор, информа- а также блока элементов И и элемента ционный вход которого подключен к ИЛИ, счетный вход первого триггера выходу блока фазовых компараторов, 2О соединен с первым управляющим входом первый и второй управлякпцие входы блока адаптации, второй управлякиций которого соединены соответственно вход которого через первый и

Мнвертор

"с .первым и вторым выходами блока подключен к счетному входу второго управления, третий выход которого триггера, выходы первого и второго подключен к первому управляющему 25 триггеров через соответствующие соевходу регистра-счетчика, первый ин- днненные последовательно гене о генераторы формационный вход которого соединен и счетчики подключены к -входам перс выходом шифратора, à выход явля- вого и второго дешифраторов соответется выходом устройства, блок ком- ственно, информационный вход блока пенсирующего тока, выход которого . ЗО адаптации соединен с входом третьего подключен к второму входу фазовращаю- дешифратора,.выходы которого соеди-, щего блока, третий вход которого иены с первыми входами блока элемеиподключен к выходу генератора, опор- тов И, вторые входы которого подклю-.-. ный фазовый компаратор, .первый вход чены к выходам первого дешифратора, которого подключен к выходу фазовра- а выходы через элемен КПИ—

35 щающего блока, а второй вход через вому выходу блока адаптации, второй опорный фазовращатель — к выходу . выход которого соединен с первым генератора, введены блок адаптации, . выходом второго дешифратора, второй фор рователь элемент И, первый и третий выходы которого подключены и второй входы которого подключены - соответственно к сч тны

40 о счетным входам соответственно к первому выходу бло- третьего и четвертого триггеров, вы-..; ка адаптации и к выходу опорного . ходы которых соединены соответствен- . фазового компаратора, а выход через но с третьим и четверт твертым выходами формирователь подключен-к второму блока адаптации, пятый выход котоинф рмационному входу регистра-счет- 4 рого соединен .с входом обнуления всех чика, второй и третий выходи блока триггеров и выходом второго инверадаптации соединены соответственно тора, вход которого подключен к четс третьим управляницим входом блока вертому выходу второго дешифратора. фазовых компараторов н с первым управляницим входом шифратора, второй предлагаемого устройства; на фиг. 2— . управляющий вход которого подключен схема блока адаптации. к второму выходу блока управления, Устройство содержит генератор третий выход которого соединен с - фаэоврацатель 2 смещения, фазовращаючетвертым управляющим входом блока щий блок 3, блок 4 фазовых компаратофазовых компараторов и с первым уп- ров, шифратор 5, регистр-счетчик 6, четвертый выход которого подключен рователь 8, элемент И 9, блок 10 к второму управляющему входу регист - алаптации, опорный фазовый компара1166308

5 тор. 11, опорный фазовращатель 12 и блок 13 управления.

Блок 10 адаптации содержит дешифраторы 14-16, счетчики 17 и 18, ге:.нераторы 19 и 20 импульсов, триггеры 21-24, инверторы 25 и 26, блок

27 элементов И и элемент HJIH 28.

Устройство, работает следующим образом..

Рассмотрим работу устройства для .10 случая отсутствия дестабилизирующих факторов, когда цепь коррекции, состоящая из формирователя 8, элемента

И .9, компаратора 11 и фазовращателя

12, не принимает участия в работе. 15

В течение первого такта кодирования в.зависимости от величины фа.зового сдвига » „, пропорционального величина входного сигнала 3„(преобразование 3 -э »„ осуществляет фазо- 20 врацаюций блок 3), в блоке 4 срабатывает соответствующее количество фазовых компараторов и при помощи шифратора 5 формируется m старших разрядов двоичного кода, который 25 заносится в регистр-счетчик 6.

Если полученный код старших разрядов содержит хотя бы одну единицу, то сигнал с выхода регистра-счетчи- gp ка 6, поступая на первый вход блока

13 управления, вызывает появление сигнала на .его четвертом выходе.

Этот сигнал включает блок, 7 компенсирующего тока, и начинается процесс

: компенсации: блок 7 компенсирующего тока, генерируя ток в обмотку компенсации фазовращающего блока 3, вызывает сдвиг фазы его выходного напряжения, в направлении, противополож- 40 ном тому, в котором она сдвигалась под воздействием входного, сигнала

3„. По окончании компенсации выходное напряжение фазовращающего блока

3 имеет некоторый остаточный (не- 45 скомпенсированньп») фазовьп» сдвиг, меньший дискретности блока 4 на первом такте кодирования.

Второй такт работы устройства (коДиРование »»о т на инаетсЯ толь- 50 ост ко тогда, когда фазовые компараторы в блоке 4 соответствующим образом перестроены с целью увеличения их чувствительности или компенсация окончилась, т.е. когда ток в компенсирующей обмотке фазоврацающего блока 3 достиг с необходимой точностью тпебуемого значения.

Фазовые компараторы в блоке 4 перестраиваются одновременно с формированием в шифраторе 5 двоичного кода rn старших разрядов. Окончание процесса компенсации (достижение компенсирующим током, генерируемым .блоком 7, требуемого значения) фик-. сирует блок 10 адаптации следующим образом: как только фаза »» выходного напряжения блока 3 станет меньше дискретности д„ блока 4 фазовых компараторов на .первом такте (что может иметь место только после завершения компенсации), опорньп» фазо" вый компаратор .11 опрокидывается и перепад напряжения с его выхода, поступая на второй управляюций вход блока 10 адаптации, приводит. к появлению управляюцих сигналов на втором, третьем, четвертом и пятом выходах блока 10 адаптации, которые осуществляют соответственно запись состояний фазовых компараторов блока

4, разрешение на формирование в шифраторе 5 двоичного кода младших разрядов, запись младших разрядов в регистр-счетчик 6 и начальные установки в устройстве для подготовки

его к новому циклу работы.

Рассмотрим работу блока 10 адаптации для случая »»= 8, т.е. когда . в каждом из двух тактов кодирования происходит определение четырех разрядов выходного кода.

На информационный вход блока 10 адаптации с выхода регистра-счетчика 6 поступает код четырех старших разрядов, сформированный в течение первого такта. На .второй управляю- щий вход поступает сигнал с выхода опорного фазового компаратора 11.

При поступлении на первый управляющий вход сигнала с третьего выхода блока 13 управления триггер 21 устанавливается в "i", при этом происходит. залуск генератора 19, импульсы которого начинают поступать на счетчик 17. Дешифратор 14 выделяет из последовательности поступающих на счетчик 17 импульсов генератора 19—

1, 3, 5, 7, 9, 12, 15, 19, 24, 29, 35, 45, 56, 69 и 93-й импульсы (следующие с частотой 4 МГц), которые поступают на вторые входы блока 27 элементов И. В зависимости от кода,, поступившего на информационный вход блока 10 адаптации, разрешающий потенциал будет только на одном иэ

1!66308. выходов дешифратора !6, а значит, и . на втором входе только одного эле-; мента И блока 27. Далее импульс с выхода соответствующего элемента И блока 27, пройдя элемент ИЛИ 28, 5 поступает на первый вход элемента.

И 9 (фиг. 1), на второй вход которого поступает сигнал с выхода опорного фазового компаратора 11. Поэтому момент появления импульса на .первом выходе блока 10 адаптации соответствует моменту окончания процесса компенсации. Следовательно, чем больше величина входного (преобразуемого) сигнала, тем больше код четырех !3 старших разрядов, тем большая величина компенсирующего тока необходима для осуществления компенсации, тем большее время необходимо для того, чтобы это значение компенсирующего 20 тока установилось с требуемой точностью в.обмотке компенсации фазо. вращающего блока 3,. и тем позднее появится импульс на первом :выходе блока 10 адаптации. 25

В реальных условиях уровни срабатывания фазовых компараторов в блоке.

4 под.воздействием какого-либо дестабилизирующего фактора (изменение окружающей температуры, питающих -нап- З0 ряженйй, воздействие помех и т.д.) могут сместиться относительно своих номинальньк значений. В таком случае код четырех старших" разрядов в течение первого такта может быть получен

35 как с избытком (при уходеуровней срабатывания фазовых компараторов вниз от своих номинальньк значений), так и с недостатком (при. уходе уровней срабатывания фазовьк компараторов 0

;вверх от своих номинальньк значений)..

Благодаря наличию в составе устрой .ства фазовращателя 2 смещения ypos- ни срабатывания фазовых компараторов в блоке 4 в исходном состоянии ока45 зываются смещенными вверх относительно своих номинальньк значений, вследствие чего при воздействии дестабилизирукщих факторов код старших разрядов получается либо правильным, либо с недостатком (но,ниS0 . когда - с избытком) ° .

Опорный фазовый компаратор 11 настроен таким образом, что до тех пор, пока величина остаточного фазового сдвига Ч превышает дискрет- .

55 ность 4„ блока 4 фазовых компараторов на первом такте преобразования, 3 его выходной сигнал разрешает прохождение мипульсов с первого выхода блока 10 адаптации на второй информационный вход (" Сложение" ) регистрасчетчика 6 (через элемент И 9 и фор" мирователь 8). При этом показания регистра-счетчика 6 увеличиваются.

Если полученный код старших разрядов точный, то величина всегда

Ест меньше 4, поэтому по окончании компенсации опорный фазовый компаратор 11 опрокидывается и его вьмод- ". э нои сигнал запрещает прохождение импульса с. первого выхода блока 10 адаптации через элемент И 9 и формирователь 8, показания регистрасчетчика 6 не изменяются., Если код старших разрядов получен с недостатком, это приводит к тому,. что компенсация неполная, в результате чего величина превышает дискретность блока 4 фазовых компараторов на первом такте преобразования.

Опорный фазовый компаратор 11 после окончания компенсации при этом не опрокидывается, благодаря чему на втором входе элемента И 9 присутствует разрешающий потенциал, который позволяет импульсу с первого выхода блока 10 адаптации пройти через элемент И 9 и формирователь 8 и, увеличить на единицу показания ре.гистра-счетчика 6, на втором управляющем входе блока 10 адаптации не возникает перепада напряжения, поэтому триггер 22 не перебрасывается (фиг. 2), вследствие. чего не запускается генератор 20, не появляются импульсы на остальных выходах блока

10 адаптации, обеспечивающих функционирование устройства в течение второго такта преобразования.

Таким образом, при наличии блока

10 адаптации коррекция результата, полученного в течение первого такта

В осуществляется через минимально воз- можное время (не надо дожидаться ,нарастания тока в обмотке компенсации до максимального значения) как только компенсирующий ток достигнет требуемого для компенсации значения.

Поскольку компенсирукщий ток, вырабатываемый блоком 7, продолжает увеличиваться (он стремится к своему установившемуся значению)., это вызывает уменьшение величины остаточного фазового сдвига V . Как только

9 11663

Уу у уменьшится настолько, что станет меньше дискретности блока 4 на первом такте, опорный фазовый компаратор 11 опрокидывается, в результате чего на втором управляющем входе блока 10 адаптации образуется отри- . цательный перепад напряжения, что приводит к установлению в "1" триггера 2,(через инвертор 25}. В результате происходит запуск. генерато-,10 ра 20, импульсы которого поступают на счетчик 18. Дешифратор 15 выделяет из этой последовательности первый, второй, третий и четвертый импульсы.

Первый из этих импульсов, поступая на третий управляющий вход блока 4 фазовых компараторов, производит запись Состояний фаховых компараторов, соответствующим образом перестроенных к этому моменту, в этом ро блоке. Второй и третий импульсы производят установку в "1" соответственно триггеров 23 и 24, сигналы с выходов которых производят соответственно формирование двоичного кода 25 четырех младших разрядов в шифраторе, 5 и запись этого кода в регистр.« счетчик 6. Четвертый: импульс с выхода дешифратора 15, проходя через инвертор 26, производит установку в

"0" триггеров 21-24 в блоке 10 адаптации, а в качестве выходного импульса производит начальные установки в блоках 4 и 13 и регистре-счетчике 6, подготавливая устройство к новому циклу преобразования.

Зависимость тока, генерируемого блоком 7, в коиненсирующей обмотке блока 3 от времени нелинейная, при этом с увеличением конечного (установившегося) значения компенсирующего тока процесс его нарастания в начальный момент после включения идет быстрее. На этом основано значительное сокращение времени компен08

10 сации и связаннос с этим существен= ное увеличение быстродействия устрой" ства.

В известном устройстве блок 7 компенсирующего тока каждый раз генерирует ток, установившееся значение которого зависит от кода старших раз" рядов. Так, для случая, когда в течение первого такта происходит формирование в 4 старших разрядов кода, блок 7 генерирует 2 — 1 = 15 .

4 различных токов,, установившееся значение которых зависит от кода че- тырех старших разрядов. При этом для установления любого из этих то- . ков с требуемой точностью необходимо одно и то же время 1„,которое определяется параметрами цепи компенсации фазовращающего блока и равно 160-180 мкс.

В предлагаемом устройстве благодаря тому, что блок 7 компенсирующего тока генерирует ток, установившееся значение которого не зависит от кода старших разрядов и равно максимальному из всех токов (или несколько больше), генерируеиых блоком 7 в известном устройстве, его установившееся значение достигается также через время, равное т, однако промежуточные значения, которые нужны для компенсации при различных значениях входных. сигналов, достигаются значительно быстрее.

Этим и обеспечивается значительное уменьшение времени компенсации (для случаев, когда входные сигналы мейьше их максимальных значений), а значит, и существенное увеличение быстродействия предлагаемого устройства.

Такии образом, введение в предлагаемое устройство блока адаптации, формирователя и элемента И, включенных соответствуницим образом, позволяет увеличить его быстродействие.

1166308

11ЬЬ308

Фиг. Z

Составитель С.Кривуценко

Техред О.Неце Корректор А.Обручар

Редактор И.Николайчук

Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, К(-35, Раушская наб., д. 4/5

Заказ 4323/54

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4