Корреляционный демодулятор сигналов с угловой модуляцией

Корреляционный демодулятор сигналов с угловой модуляцией

Иллюстрации

Показать все

Реферат

 

КОРРЕЛЯЦИОННЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ С УГЛОВОЙ МОДУЛЯЦИЕЙ, содержащий последовательно соединенные первые перемножитель, интегратор и ключ, последовательно соединенные вторые перемножитель, интегратор и ключ, а также решающий блок, блок синхронизации, первый выход которого соединен с другими Входами первых и вторых интеграторов и ключей, второй вьпсод через соответствующие генераторы опорных частот соединен с первыми входами первого и второго перемножителей, другие входы которых и вход блока синхронизации объединены и ЯВЛЯЮТСЯ входом корреляционного демодулятора, отличающийс я тем, ЧТО, с целью повьш1ения помехоустойчивости ОТ межсимвольных помех, в него введены последовательно соединенные амплитудный детектор, квадратор, третий интегратор и третий ключ, последобательно соединенные первьй блок вычитания, первый компаратор , первый инвертор, первый элемент И, четвертый ключ и второй блок вычитания, последовательно соединенные третий блок вычитания,второй компаратор, второй инвертор, второй элемент И, пятый ключ и четвертый блок вычитания, а также делитель напряжения , третий элемент И и третий инвертор, причем выход третьего ключа соединен с первыми входами первого и третьего блоков вычитания, вторые входы которых соединены с выходами первого и второго ключей соответственно , вход амплитудного детектора соединен с входом блока синхро (Л низации, а выход через делитель напряжений соединен с вторыми входами первого и второго компараторов, выходы которых соответственно соединены с первым и вторым входами третьего элемента И, вьпсод которого через третий.инвертор соединен с другими входами первого и второго элемен 35 тов И, выход первого ключа через а второй блок вычитания соединен с одсо ним входом решающего блока, другой 00 вход которого соединен с выходом оо второго ключа через четвертый блог вычитания, выход первого блока вычитания соединен с другим входом четвертого ключа, выход третьего блока вычитания соединен с другим входом ПЯТОГО ключа.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) SU(ll(1 1

8 А

"(Sl)t Н 04 L 27 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTQPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ (21) 3656407/24-09 (22) 27. 10.83

° (46) 07.07.85. Бюл. У 25 (72) Л.Н.Гольдфельд и А.Г.Стариков (71) Ташкентский электротехнический институт связи (53) 621.396.62(088.8) (56) Михайлов А.В. Высокоэффективные оптимальные системы связи. М., "Связь", 1980, с. 22. (54)(57) КОРРЕЛЯЦИОННЫЙ ДЕМОДУЛЯТОР

СИГНАЛОВ С УГЛОВОЙ МОДУЛЯЦИЕЙ, содержащий последовательно соединенные первые перемножитель, интегратор и ключ, последовательно соединенные вторые перемножитель, интегратор и ключ, а также решающий блок, блок синхронизации, первый выход которого соединен с другими входами первых и вторых интеграторов и ключей, второй выход через соответствующие генераторы опорных частот соединен с первыми входами первого и второго перемножителей, другие входы которых и вход блока синхронизации объединены и являются входом корреляционного демодулятора, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости от межсимвольных помех, в него введены последовательно соединенные амплитудный детектор, квадратор, третий интегратор и третий ключ, последовательно соединенные первый блок вычитания, первый ком" паратор, первый инвертор, первый элемент И, четвертый ключ и второй блок вычитания, последовательно соединенные третий блок вычитания, второй компаратор, второй инвертор, второй элемент И, пятый ключ и четвертый блок вычитания, а также делитель напряжения, третий элемент И и третий инвертор, причем выход третьего ключа соединен с первыми входами первого и третьего блоков вычитания, вторые входы которых соединены с выходами первого и второго ключей соответственно, вход амплитудного детектора соединен с входом блока синхронизации, а выход через делитель напряжений соединен с вторыми входами первого и второго компараторов, выходы которых соответственно соединены с первым и вторым входами третьего элемента И, выход которого через третий инвертор соединен с другими входами первого и второго элементов И, выход первого ключа через второй блок вычитания соединен с одним входом решающего блока, другой вход которого соединен с выходом второго ключа через четвертый блок вычитания, выход первого блока вычитания соединен с другим входом четвертого ключа, выход третьего блока вычитания соединен с другим входом пятого ключа.

1166338

40 единицы;

U Sin Y — при передаМ 1 че сигнала

ЛОГическОГО 45 нуля; ш и + — при частотной

4 о манипуляции, м t + tt — при фазовой и ото о носительной фазо- 50 вой манипуляции, dt ( где — длительность одной посылки сигнала с угловой модуляцией, поступает на вход блока 3 синхронизации,у перемножителей 4 и 5 и амплитудного детектора 13. Блок 3 синхронизации формирует из входного сигнала синхИзобретение относится к радиосвязи и может использоваться в приемниках высокоскоростных систем передачи дискретной информации с угловой модуляцией сигналов. S

Цель изобретения - повьппение помехоустойчивости от межсимвольных помех.

На чертеже изображена структурная электрическая схема предлагаемого корреляционного демодулятора.

Корреляционный демодулятор содержит генераторы I и 2 опорной частоты, блок 3 синхронизации, первый 4 и второй 5 перемножители, первый 6 и второй 7 интеграторы, первый 8 и второй 9 ключи, решающий блок 10, второй блок 11 вычитания, -четвертый блок 12 вычитания, амплитудный детектор 13 делитель 14 напряжения, / квадратор 15, третий интегратор 16, третий ключ 17, третий элемент И 18, третий инвертор 19, первый блок 20 вычитания, первый компаратор 21, третий блок 22 вычитания, второй компаратор 23, первый инвертор 24, первый элемент И 25, четвертый ключ 26, второй инвертор 28, второй элемент И 28, пятый ключ 29.

Корреляционный демодулятор сигна- 30 лов с угловой модуляцией работает следующим образом.

Входной сигнал U (t), представВХ ляющий собой аддитивную смесь полезного сигнала U (t) флуктуационной помехи g„(t) и межсимвольной помехи Q„(t), описываемык выражением

11,„(с) = Uc(t) + U (t) + U„„(t), где U Sin < при переда— че сигнала логической роимпульсы, подаваемые на генераторы 1 и 2 для синхронизации их работы, и тактовые импульсы, интервал следования которых равен

Тактовые импульсы с второго выхода блока 3 синхронизации поступают на управляющие входы интеграторов 6, 7 и 16 и ключей 8, 9 и 17.

Причем передним фронтом тактовые импульсы отпирают ключи 8, 9 и 17, а задним фронтом осуществляют сброс напряжения на выходах интеграторов 6, 7 и 16, подготавливая их к обработке следующей элементарной посылки.

Генераторы 1 и 2, синхронизируемые импульсами, поступающими с первого выхода блока 3 синхрониэации, вырабатывают опорные сигналы

U„-(t) и Б (t), определяемые выражением

U; (t) = U Sin „., где i=1,2 поступающие соответственно на управляющие входы перемножителей 4 и 5. На выходе перемножителя 4 при этом формируется напряжение U+(t)z определяемое выражением

4(t) 1 () ВХ( поступающие на информационный вход интегратора 6, где осуществляется линейное интегрирование напряжения U+(t) в течение длительности одной посылки сигнала. Выходное напряжение Uy(t) интегратора 6 определяется выражением р о

"е(a) а< о

В конце каждой посылки на интегратор 6 и ключ 8 поступает тактовый импульс, передним фронтом отпирающий ключ 8, а задним фронтом осуществляющий сброс напряжения на выходе интегратора б. При отпирании ключа 8 на его выход поступает напряжение U 8(t), представляющее собой отсчет выходного напряжения интегратора 6 в момент t = К<., где K=1,2..

Напряжение, поступающее на выход ключа 8 в конце каждой посылки сигнала, описывается выражением

Ug(t) = Ус(о) = Ug$ а)

+ U6ø ("о) + Ъмп® (1) где Ug (p) напряжение флуктуациОнной помехи на выходе интегратора 6 в момент отсчета;

1166

338

4S

3 (. ) — напряжение межсимвольной помехи на выходе интегратора 6 в момент отсчета;

Е ь

Ч вЂ” при передаче сигнала ьс("o с фазой Ч,, — при передаче сигнала фа ои Yã

Б — напряжение сигнала на выходе интегратора 6 10 в момент отсчета.

Аналогичные преобразования сигнала произойдут в перемножителе 5 и интеграторе 7. При этом в конце каждой посылки на выходе ключа 9 15 действует напряжение U (t), представ": ляющее собой отсчет выходного напря(жения интегратора 7 в момент КС©, где К = 1,2,...

U>(t) = U,(Г,) = U„(,) +

+и () +П,„„(,), (2) где tire(to), Бз„,„() — соответственнс напряжения флуктуационной д и межсимвольной помехи на выходе интегратора 7 в момент отсчета, 0 — при передаче

0 ()сигнала с фатс(о1 зой

2 1

Ч вЂ” при передаче сигнала с фазой (17с напряже сигнала на вы" ходе интегратора 7 в момент отсчета.

С выходов ключей 8 и 9 напряжения U<(t) и U>(t) подаются на информационные входы блоков 11 и 12 соответственно.

Амплитудный детектор 13 с постоянной времени цепи нагрузки Г„, удовлетворяющей условию 7 Т„7 (10-15) ь 0 (3) где ь - квазийериод замираний сигнала в радиоканале, выделяет из входного сигнала составляющую пропорциональную амплитуде U полезного сигнала медленно изменяющуюся с частотой замира,ний в радиоканале. В высокоскоростных системах передачи дискретной информации, где длительность элементарной посылки в сотни раз меньше квазипериода замираний, составляющего О, 1-0,05 с, условие (3),легко реализуемо.

Уровень флуктуационных помех на выходе амплитудного детектора 13 меньше, чем на входе в П Т„ раз, где П вЂ” полоса пропускания радиотракта приемника, эа счет сужения ширины их спектра. Составляющие полезного сигнала с частотой манипуляции F = или ее гармоники, 1

2 Со а также межсимвольные помехи, при выполнении условия (3) на выход амплитудного детектора 13 не попадут, так каК в принимаемом сигнале используется угловая модуляция и интервал действия межсимвольных помех не превышает (4-5)Г„.

С учетом изложенного выходное напряжение амплитудного детекто.ра 13 можно представить в виде

"4 ) U>(t) К э z где K„>- коэффициент передачи амп-. литудного детектора 13, практически равный единице. Напряжение И, (t) с выхода амплитудного детектора 13 подается на делитель 14 напряжения, с коэффициентом деления К, опредеl ляемьм выражением

Н 2К

<3

Делитель 14 напряжения служит для формирования оптимального порогового напряжения Uz<(t), подаваемого на управляющие входы компараторов 21 и 23 ветвей формирования компенсирующего сигнала и определяемого вырежением

U (t) = U (t) - К = Ы 2. и и 2

При подаче на управляющий вход каждого из компараторов 21 и 23 оптимального порогового напряжения, равного половине амплитуды сигнала, обеспечивается минимальная вероятность ошибочного срабатывания компаратора.

На интервале одной посылки напряжение на выходе амплитудного детектора 13 практически не меняется и равно амплитуде полезного сигнала U на входе демодулятора. Это напряжение подается на квадратор 15, на выходе которого выделяется напряжение ч

1166338 подаваемое на информационный вход интегратора 16. В конце каждой посылки сигнала на управляющие входы интегратора 16 и ключа 17 с второго выкода блока 3 синхронизации поступает тактовый импульс, который передним фронтом отпирает ключ 17, а задним стирает напряжение на выходе интегратора 16. При этом в конце каждой посылки на выходе ключа 17 выделяется напряжение!

S0

)" о

U® u ® u1

17 щ Е о подаваемое на управляющие входы блоков 20 и 22 ветвей формирования компенсирующих сигналов. На информационные входы блоков 20 и 22 подаются соответственно напряжения

U g(t) - B первой ветви H U (C) во второй ветви. При этом йа выходе каждого из блоков 20 и 22 выделяется сигнал компенсации Ц (г.) — д

B первой ветви и Uzz(а.) - Bo BTopoA ветви. Как видно из выражений (1) и (2), напряжение U> (t) и U (), а следовательно, и сигналы компенсации зависят от того, какой полезный 3О сигнал содержится в напряжении, поступающем на вход демодулятора.

При подаче сигнала логической единицы, напряжение U (й) на выходе ключа 8 в момент отсчета равно о+ u ì ("î)+ ß о) а на выходе ключа 9 напряжение определится как цs(") = цтса(о) + цап(о) °

При этом на выходе блока 20 сформируется первый сигнал компенсации

2о() о () 17() 6м«(о )

Яс) (4) а на выходе блока 22 сформируется сигнал 45 ц () m ц () ц,() ы

g ) +„„(i ) — U - ()

С вйходов блоков 20 и 22 сигнал

V„(c) подается на информационные входы ключа 26 и компаратора 21 и сигнал Ц (1) " на информационные. входы ключа 29-и комнаратора 23.

Так как практически в любой реальной системе передачи дискретной информации отношение сигнала 55 к помехе удовлетворяют условию

Ь > 1 напряжение UÄ(c), не содержащее полезного сигнала, окажется меньше порога срабатывания компаратора 21, равного он а напряна(1. I

2 ние U, (c), содержащее полезный сигнал окажется выше порога срабатывания компаратора 23. При этом на выходе компаратора 21 сформируется сигнал логического нуля, а на выходе компаратора 23 сформируется сигнал логической единицы, которые одновременно поступят.соответственно на первый и второй входы элемента И 18. При подаче на один из его входов логической единицы, а на .другой - логического нуля, а его выходе появится сигнал логического нуля, подаваемый на инвертор 19,.

При этом на выходе инвертора 19 появится сигнал логической единицы, поступающий на вторые входы элементов И 25 и 28. Сигнал логического нуля с выхода компаратора 21 поступает на инвертор 24, на выходе которого формируется сигнал логической единицы, он подается на первый вход элемента И 25. При подаче на оба входа элемента И 25 сигналов логических единиц, на его выходе также формируется сигнал логической единицы, отпирающий ключ 26. При этом компенсирующее напряжение U (с)

1о определяемое выражением (4), с выхода ключа 26 поступает на управляющий вход блока 11, на информационный вход которого поступает напряжение U8(c), определяемое выражением (1.). При этом на выходе блока 11 выделяется напряжение U«(C), определяемое как

V«(t) = U,(c) — V„(c) = где Цо„1(То)- остаточное напряжение флуктуационной помехи, обусловленное различием спектра флуктуацион» ных помех, поступающих на управляющие и информационные входы блока 11.

Напряжение подается на первый вход решающего блока 10.

Сигнал логической единицы с выхода компаратора 23 поступает на инвертор 27, на выходе которого формируется сигнал логического нуля, он подается на первый вход элемента И 28.

Таким образом, на первый вход элемента И 28 подается сигнал логи1 f 66338 ческого нуля, а на второй вход— сигнал логической единицы, поступающий с выхода инвертора 19, на выходе его при этом появляется сигнал логического нуля, подаваемый на уп- 5 равляющий вход ключа 29. Ключ 29 пби этом заперт, напряжение И, (С) не

21 поступает на управляющий вход блока 12 и поэтому на его выходе действует напряжение US(t) определяемое выражением (2), которое подается с выхода .блока 12 на вход решающего блока 10.

Если при этом напряжение U Ä(t), содержащее полезный сигнал, боль- IS

rue U< (t), в котором содержатся только помехи, т.е. если выполняется условие

U о 1 ма ("о) в ("о) то решающий блок 10 выдает на выход 20 сигнал логической единицы.

При передаче логического нуля демодулятор работает аналогичным образом, с той лишь разницей, что сигнал компенсации подается на 25 блок 12 и не подается на блок при этом на первый вход решающего . t блока 10 подается напряжение U (g +

МП

+ Ущ(Т ), а на второй вход подается напряжение U щ y . Если отсчет 30 сигнала на втором входе превысит напряжение помех на первом входе, то решающий блок 1О выдает на выход сигнал логического нуля.

Таким образом, в предлагаемом демодуляторе происходит компенсация межсимвольных помех как при передаче логического нуля, так и при передаче логическойединицы,что позволяет повысить помехоустойчивость приема.

В том случае, когда на демодулятор попадает сильная помеха, в силу чего напряжение на входе компаратора 21 и 23 одновременно превысит их порог срабатывания, на оба входа элемента И 18 подадутся сигналы ло- ; гической единицы, при этом на выходе

его сформируется сигнал логической единицы, подаваемый на инвертор 19, на выходе которого сформируется сигнал логического нуля. Этот сигнал поступает на вторые входы элементов И 2S и 28 с выхода которых на управляющие входы ключей 26 и 29 также поступят сигналы логического нуля. Ключи 26 и 29 при этом заперты и ошибочно сформированные компенсирующие сигналы с их выходов не подадутся на блоки 11 и 12. Таким образом, инвертор 19, и элементы И 18, 25 и 28 обеспечивают защиту демодулятора от ошибочной работы тракта компенсации в условиях действия сильных помех.! 166338

Составитель Н.Лазарева

Техред С.Мйгунова Корректор О.Тигор

Редактор Ar.Шандор

Филиал IIIIII "Патент", г.ужгород, ул.Проектная, 4

Заказ 5061 Тираж 659 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5