Устройство синхронизации

Устройство синхронизации

Иллюстрации

Показать все

Реферат

 

) УСТРОЙСТВО СИНХРОНИЗАЦИИ, содержащее генератор импульсов, делитель частоты, выходы которого соединены с первыми входами первого, второго, третьего и четвертого дешифраторов , фазовый дискриминатор, первый и второй входы которого подключены к выходам первого и второго дешифраторов, а вьпсод соединен с вторым входом третьего дешифратора, (первым входом первого элемента ШШ и входом элемента НЕ, выход которого подключен к второму входу четвер- . того дешифратора, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу третьего дешифратора , а выход соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу сброса делителя частоты, отличающееся тем, что, с целью-повышения точности синхронизации и надежности устройства , в него введены функциональньш преобразователь и последовательно соединенные дополнительный делитель частоты, первый счетчик импульсов, второй счетчик импульсов и дешифратор, выход которого подключен к управляющим входам первого счетчика импульсов и дополнительного делителя частоты, вход которого подключен к выходу генератора импульсов, а выход соединен с входом основного делителя частоты, при этом третий вход фазового дискриминатора подключен к выходу второго элемента Ш111, а четвертый вход соединен с входами сброса первого и второго счетчиков импульсов и функционального преобразователя, входы которого подключены к выходам перО вого счетчика импульсов, а первый, Ч второй, третий и четвертый выходы соединены с дополнительными входами vj первого, второго, третьего и четвёр4 того дешифраторов соответственно. 00.

((9) ((1) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5()4. Н 04 Ь 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PGHOMV CBHQETEJlbCTBV

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬП ИЙ (21) 3467581/18 — 21 (22) 07.07.82 (46) 15.07.85. Бюл. У 26 (72) С.Г.Воробьев, В.К.Стеклов, Г.Д.Созонник и H.H.Ñèâåðñêàÿ (71) Одесский электротехнический институт связи им. А.С.Попова (53) 62 1.394.662(088.8) (56) 1. Саха А.P., Иазумдер В.С.

Цифровая система фазовой автоподстройки частоты для генерации частотных кодов и умножения частоты.

ТИИЭР, 1981, т. 69, с. 78.

2, Авторское свидетельство СССР У 64?876, кл. Н 04.Ь 7/02, 1979 (прототип). (54)(57) УСТРОЙСТВО СИНХРОНИЗАЦИИ, содержащее генератор импульсов, делитель частоты, выходы которого соединены с первыми входами первого, второго, третьего и четвертого дешифраторов, фазовый дискриминатор, первый и второй входы которого подключены к выходам первого и второго дешифраторов, а выход соединен с вторым входом третьего дешифратора, первым входом первого элемента ИЛИ и входом элемента НЕ, выход которого подключен к второму входу четвертого деаифратора, выход которого . соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу третьего дешифратора, а выход соединен с вторым входом первого элемента ИЛИ, выход которого подключен к входу сброса делителя частоты, о т л и ч а ю щ е е с я тем, что, с целью-повышения точности синхронизации и надежности устройства, в него введены функциональный преобразователь и последовательно соединенные дополнительный делитель частоты, первый счетчик импульсов, второй счетчик импульсов и дешифратор, выход которого подключен к управляющим входам первого счетчика импульсов и дополнительного делителя Б частоты, вход которого подключен к выходу генератора импульсов, а выход соединен с входом основного делителя С частоты, при этом третий вход фазового дискриминатора подключен к выходу второго элемента ИЛИ, а четвертый вход соединен с входами сброса первого и второго счетчиков импульсов и функционального преобразователя, входы которого подключены к выходам первого счетчика импульсов, а первый, ОЪ

:второй, третий и четвертый выходы соединены с дополнительными входами ) первого, второго, третьего и четвертого дешифраторов соответственно.

11677 0

П

+ 1 соответственно.

В случае нарушения синфазности на выходе фазового дискриминатора появляется сигнал кото55

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматической подстройки фазы с дискретным -представлением информации. 5

Известно устройство. синхронизации, включающее каналы фазового и частотного регулирования (1) .

Однако данное уСтройство синхронизации характеризуется сравнительно 10 узкой полосой удержания и снижением точности синхронизации.при изменении частоты входного сигнала.

Наиболее близким к предлагаемому по технической сущности является 15 устройство синхронизации, содержащее генератор импульсов, делитель частоты, выходы которого соответственно подключены к входам, четырех дешифраторов, при этом выходы первого и 20 второго дешифраторов подключены к управляющим входам фазового дискриминатора, а выходы третьего и четвертого дешифраторов подключены к входам первого элемента ИЛИ, выход которого 25 подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с входом элемента НЕ, вторым входом третьего дешифратора и выходом фазового дискриминатора, ири 50 этом выход элемента НЕ соединен с вторым входом четвертого дешифратора, а выход второго элемента ИЛИ подключен к входу сброса делителя .частоты.

В данном устройстве на первый

35 вход фазового дискриминатора поступают короткие импульсы, соответсгвующие фронтам информационных посылок. Их фаза сравнивается с фазой

40 выходных импульсов. Характеристика фазового дискриминатора формируется с помощью первого и второго дешифратбра таким образом, чтобы зона «гечувствительности находилась посреди45 не тактового интервала местного генератора и равнялась двум периодам высокочастотной импульсной последо— вательности, поступающей на вход делителя частоты. Таким образом, 50 если четвертый дешифратор настроен на число И, первый и второй дешифраи торы будут определять числа — — 1 и

2 рый устанавливает делитель частоты в исходное состояние, разрешает работу третьему дешифратору, настроенному на число и/2, и через элемент НЕ запрещает работу четвертому дешифратору. Через время, равное половине номинального периода То, с третьего деыифратора на выход поступает сигнал, отстоящий по фазе от входного импульса на длительность

То/2. Этот сигнал установит делитель частоты в исходное состояние и следую щие импульсы на выход поступают с четвертого дешифратора, т.е. система

I оказывается сфазированной (2 .

Однако если период входной последовательности Т„„ изменится на величину Ь Т „, то на такую величину смещаются по времени импульсы выходной последовательности относительно входной. Выходные импульсы оказываются как бы привязанными к входным жесткой настройкой третьего дешифрагора на величину п/2, определяемую половиной периода номинальной длительности. Таким образом, выходные импульсы находятся в следующем фазовом соотношении с входными: г, = Tc/2 (1)

r = То/2 + Т (2) где r. — временный интервал между I входными и выходными импульсами, г, — между выходными и последующими входными.

Таким образом, из выражений (1) и (2) следует, что при изменении частоты f<. известное устройство синхронизации работает с регулярной составляющей ошибки, равной 1/Ь Й, и изменение f. „ в два раза в сторону увеличения приводит к срыву синхронизма, т.е. ведет к сужению полосы удержания данного устройства синхронизации, что видно из соотношения

Е = г,„ " о

Целью изобретения является повышение точности синхронизации и повышение надежности устройства за счет расширения полосы удержания.

Поставленная цель достигается тем, что в устройство синхронизации, содержащее генератор импульсов, делитель частоты, выходы которого соединены с первыми входами первого, второго, третьего и четвертого дешифраторов, фазовый дискриминатор, пер1167748 4 вый и второй входы которого подключены к выходам первого и второго дешифраторов, а выход соединен с вторым входом третьего дешифратора, первым входом первого элемента ИЛИ и входом элемента НЕ, выход которого подключен к второму входу четвертого дешнфратора, выход которого соединен с первым входом второго элемента

ИЛИ, второй вход которого подключен 1О к выходу третьего дешифратора, а выход соединен с вторым входом перво-. го элемента ИЛИ, выход которого подключен к входу сброса делителя частоты, введены функциональный преобразователь и последовательно соединенные дополнительный делитель частоты, первый счетчик импульсов, второй счетчик импульсов и дешифратор, выход которого подключен к управ-2О ляющим входам первого счетчика импульсов и дополнительного делителя частоты, вход которого подключен к выходу генератора импульсов, а выход соединен с входом основного делителя частоты, при этом третий вход фазового дискриминатора подключен к выходу второго элемента ИЛИ, а четвертый вход соединен с входами сброса первого и второго счетчиков импульсов и функционального преобразователя, входы которого подключены к выходам первого счетчика импульсов, .а первый, второй, третий и четвертый выходы соединены с дополнительными

5 входами первого, второго, третьего и четвертого дешифраторов соответственно.

На фиг. 1 представлена структурная схема устройства синхронизации, на фиг. 2 — пример выполнения функционального преобразователя и одного из дешифраторов, на фиг. 3 — временные диаграммы, поясняющие принцип работы устройства синхронизации.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, выходами соединенный с первыми входами первого, второго, третьего и четвертого дешифраторов 3-6 соответственно, фазовый дискриминатор 7, входаии подключенный к выходам дешифраторов

3 и 4, элемент HE 8, элементы ИЛИ 9 и 10, функциональный преобразователь

11, дополнительный делитель 12 частоты, вход которого подключен квыходу генератора 1, а выход — к входу делителя 2, счетчики 13 и 14

° ношением: по 1.

n = —TO f4 (4) импульсов, дополнительный дешифратор 15.

Функциональный преобразователь содержит (фиг. 2) преобразователификсаторы 16-19 (по числу дешифраторов), каждый из которых состоит из триггеров 20-23 и логического преобразователя 24 на элементах И 25-32, элементах И-HE 33-35 и элементах

ИЛИ 36 и 37, Дешифраторы 3-6 содержат (фиг 2), элементы И 38-46 и элементы ИЛИ 47-50.

На фиг. 3 изображены входной сигнал номинальной частоты и „ (фиг.3 а), изменяющийся входной сигнал (фиг.3 в), диаграмма работы делителя 2 частоты (фиг. 3 с), выходной сигнал устройства синхронизации (фиг. 3 й).

Устройство работает следующим образом.

На фазовом дискриминаторе 7 сравниваются фазы двух импульсных последовательностей: входной (фиг. 3 в) и выходной (фиг. 3 d). Если фазовое рассогласование отсутствует (участок

0 — t1, (фиг. 3), то на выходе, фазового дискриминатора 7 сигнал соответствует логическому "0", который через элемент НЕ,8 разрешает работу дешифратору 6, настроенному на число по, соответствующее номинальной выходной частоте f .

Предположим теперь, что входная частота увеличилась (участок (фиг. 3 в). Тогда очередной выходной импульс момента t (фиг. 3 d) поступает с отставанием по фазе. Однако в интервале — t, счетчик t3 определяет изменение частоты. При поступлении на вход фазового дискриминатора 7 очередного:. входного импульса (момент t, фиг. 3 в), на его выходе появится логическая "1", которая через элемент ИЛИ 10 переводит делитель частоты 2 в исходное состояние (фиг. 3 с) и разрешает работу третьему дешифратору 5. Поскольку на управляющие входы третьего дешифратора 5 с выходов функционального преобразователя 11 подан цифровой ко, функционально связанный с частотой входного сигнала, определенной счетчиком 13, то третий дешифратор

5 в результате этого перестраивается с числа по /2 на число n1/2. Значение п определяется следующим соот5

1167748 где f — новое значение частоты

t входного сигнала.

Таким образом, по истечении с момента t, времени с — t = —. Т = — (5) п Т<

4 з 2 Вх 2

S

f» (6) иэ которого следует, что изменению состояния счетчика 13 на единицу на разных частотных интервалах соответ-. ствует разное приращение частоты. на выходе дешифратора 5 появится сигнал (точка t4, фиг. 3 с), расположенный посредине нового периода Т1, которыи через элемент ИЛИ 9 поступа10 ет на выход устройства и через элемент ИЛИ 1О переводит делитель частоты 2 в исходное состояние.

Таким образом, .к следующему так,ту (момент t4 фиг. 3 а) рассогласование оказывается устраненным. Л поскольку дешифраторы 3, 4 и 5 кодов с функционального преобразователя .11 также перестроены на числа п п 20

1, -- + 1 и и< соответственно, го следующие входные импульсы сфазированы с выходными до следующего изменения входной частоты (момент фиг. 3 в).

При уменьшении входной частоты (момент tg фиг, 3 в) устройство работает аналогичным образом.

Рассмотрим принцип опредепения частоты входного сигнала и управления дешифратором 3-6.

На счетный вход счетчика 13 поступают импульсы высокой частоты

f „ с выхода делителя частоты 12, управляемого генератором 1. Входные импульсы по входам сброса переводят 35 счетчики 13 и 14 в исходное состояние, а информация с выходов счетчика

13, соответствующая входнои частоте и преобразованная нужным образом, запоминается на длительность входно- 40

ro периода на функциональном преобразователе 11.

Счетчик 14 и дешифратор 15 необходимы. для изменения коэффициента деления делителя частотв 12 и пределов работы счетчика 13 с целью уменьшения нелинейной зависимости состояния счетчика 13 от входной частоты. Если обозначить состояние счетчика через S то оно будет свя- 50 вано с входной частотой соотношением

Взаимосвязь функционального преобразователя 11 и одного из дешифраторов показана на фиг. 2 и работа их заключается в следующем.

Функциональный преобразователь 11 состоит (фиг, 2) иэ четырех подобных преобразователей-фиксаторов 16-19.

Их задача — преобразование выходного кода счетчика 13, несущего информацию о частоте входного сигнала, в соответствующие коды для необходимой перестройки дешифраторов 3-6 и запоминание преобразованных кодов на время, равное длительности входного периода.

Каждый преобразователь-фиксатор состоит из 4 D-триггеров 20-23, которые при поступлении на С-входы входного. импульса запоминают информацию, поступающую Hà D-входы с логического преобразователя 24, который состоит из элементов И 25-32, элементов И-НЕ 33-35 и элементов

ИЛИ 36, 37.

На входы логического преобразователя поступает f-коц с выходов счетчика 13. Логический преобразователь

24 в зависимости от значения 3-кода формирует поразрядные сигналы для записи в D-триггеры 20-23. Таким образом, на выходе преобразователейфиксаторов 16-19 образуются соответствующие К-коды, которые поступают на входы элементов И 38-45 дешифраторов (фиг. 2), на другие входы этих элементов подается Х-код с выходов делителя частоты 2. При совпадении К-кода с Х-кодом полученный сигнал через элементы ИЛИ 47-50 и элемент И 46 появляется на выходе соответствующего дешифратора 3-6, этот сигнал зависит от входной частоты заданной К-кодом.

В установившемся режиме погрешность подстройки фазы Е в данном устройстве зависит от коэффициента деления делителя частоты п и опреде- ляется соотношением п,, f где по вч о

Максимальная точность определяется характеристикой фазового дискриминатора 7.

При изменении входной частоты возникает дополнительная погрешность, определяемая соотношениями (1) и (2).

1167748

7 (rз Ге )1С;.= (П П ) ЕФ

2и аГ (8) о +

2 2 здесь k ††-з п

О

Таким образом, суммарная ошибка синхронизации равна

E = E â E ã (9)

В предлагаемом устройстве ошибка 10 в установившемся режиме, определяемая выражением (9), меньше ошибки известного устройства, поскольку дополнительная составляюцая ошибки 6 ог.раничена величиной Ь f < в пределах полосы удержания.

Таким образом, в предлагаемом устройстве, по сравнению с известными устройствами, достигается повышение точности синхронизации, а.также повышается надежность устройства за счет расширения полосы удержания.

1167748

llh7748