Оптимальный фильтр

Оптимальный фильтр

Иллюстрации

Показать все

Реферат

 

ОПТИМАЛЬНЫЙ ФИЛЬТР, содержащий регистр сдвига, N блоков постоянной памяти, синхронизатор, первый выход которого подключен к входу управления сдвигом регистра сдвига, отличающийся тем, что, с целью повышения точности, в него введены первый и второй коммутаторы , счетчик, первый и второй элементы ИЛИ, первый, второй, третий, четвертый и пятый элементы И, первый и второй R5 -триггеры, первый, второй и третий элементы задержки и сумматор по модулю два, выход которого подключен к входу первого элемента задержки и первым входам первого и второго элементов И, выходы которых подключены соответственно к R- и 5 -входам первого R5 -триггера, прямой и инверсный выходы которого подключены к первым входам соответственно третьего и четвертого элементов И, выходы которых подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ, выход которого подключен к входу записи сдвигового регистра, информационный выход которого подключен к первому входу пятого элемента И, первому входу сумматора по модулю два, второму входу второго элемента И и входу второго элемента задержки, выход которого подключен к второму входу четвертого элемента И, j -и (,N ) выход первого коммутатора подключен к адресному входу -го блока постоянной памяти, информационный выход которого подключен к i -му информационному входу второго коммутатора, выход которого подключен к второму входу сумматора по модулю два, второму входу первого элемента И и вхосл ду третьего элемента задержки, выход которого подключен к второму входу третьего элемента И, третьи входы первого и второго элементов И подключены к выходу R5-триггера, 6 - вход и R -вход которого подключены соответственно к выходу первого элемента задержки и второму выходу синхронизатора, третий выход которого подключен к счетному входу счетчика , информационный выход которого i(i)l подключен к управляющему входу второоь го коммутатора и управляющему входу со первого коммутатора, информационный вход которого является информационным входом фильтра, второй вход . второго элемента ИЛИ подключен к четвертому выходу синхронизатора, пятый выход которого подключен к входу сброса счетчика и второму входу пятого элемента И, выход которого является информационным выходом фильтра.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (! 9) (1)) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

M ABTOPCHOMV СВИДЕТЕЛЬСТВУ а Ф, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 3698583/24-24 (22) 06.02,84 (46) 30.07.85. Бюл. N - 28 (72) С.В.Соколов и С.В.Елшин (53) 681.32(088.8) (56) Левин Б.Р. Теоретические основы статистической радиотехники, Т.2, М., Сов. радио, 1976.

Коча, Ланиэ. Аппаратурная реализация цифровых фильтров. — Зарубежная радиоэлектроника, 1979. (54)(57) ОПТИМАЛЬНЫЙ ФИЛЬТР, содержащий регистр сдвига, 1(блоков постоянной памяти, синхронизатор, первый выход которого подключен к входу управления сдвигом регистра сдвига, отличающийся тем, что, с целью повышения точности, в него введены первый и второй коммутаторы, счетчик, первый и второй элементы ИЛИ, первый, второй, третий, четвертый и пятый элементы И, первый и второй К5 -триггеры, первый, второй и третий элементы задержки и сумматор по модулю два, выход которого подключен к входу первого элемента задержки и первым входам первого и второго элементов И, выходы которых подключены соответственно к R- u g -входам первого 85 -триггера, прямой и инверсный выходы которого подключены к первым входам соответственно третьего и четвертого элементов И, выходы которых подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ, выход которого подключен к входу записи сдвигового (51)4 G 06 F 15/353 Н 03 Н 21/00 регистра, информационный выход которого подключен к первому входу пятого элемента И, первому входу сумматора по модулю два, второму входу второго элемента И и входу второго элемента задержки, выход которого подключен к второму входу четвертого элемента И, j -й ((=1,Й ) выход первого коммутатора подключен

I к адресному входу -го блока постоянной памяти, информационный выход которого подключен к -му информационному входу второго коммутатора, выход которого подключен к второму входу сумматора по модулю два, второму входу первого элемента И и входу третьего элемента задержки, выход которого подключен к второму входу третьего элемента И, третьи входы первого и второго элементов И подключены к выходу к5 -триггера, 5— вход и К -вход которого подключены соответственно к выходу первого элемента задержки и второму выходу синхронизатора, третий выход которого подключен к счетному входу счетчика, информационный выход которого подключен к управляющему входу второго коммутатора и управляющему входу первого коммутатора, информационный вход которого является информационным входом фильтра, второй вход второго элемента ИЛИ подключен к четвертому выходу синхронизатора, пятый выход которого подключен к входу сброса счетчика и второму входу пятого элемента И, выход которого является информационным выходом фильтра.

1 170463

Изобретение относится к специализированной вычислительной технике и может быть испоггьэовано в стохастических оптимальных системах автоматического управления и вычисли- э тельных сетях.

Цель изобретения — повышение точности фильтраций, Для синтеза оптимального фильтра используются особенности: распределе- ния наименьшего числа .из выборки . случайных величин с произвольным распределением.

Синтез фильтра осуществляем таким образом, чтобы сл 7чайная последовательность У на входе синтеэируемого фильтра с Ч -мерной симметрической функцией распределения P-(У,, У

У) была преобразована так, чтобы распределение процесса на выходе фильтра Х было оптимальным в смысле критерия

max P(A-x- B) .

Пределы А, В, а также функцию P полагают известными, 25

Р(х) (09 1 хб(О7 (м)

Из теории порядковых статистик известно, что

Р,., = )=k. P PI <„.„У1, гдe А =(-1) С)„", I 1

У- . — 1-я порядковая статистика)

1= в выборке объема д так как Р )A X 81) =Р(ХсВ) — P.)X A)

=Р„„(У, У. .. .,У) в силу сделанных предположений (причем Р„(...) по условиям задачи известна), то гд г(д.y" в *2: п. ð,)в,е, .,8)-р„)q,д, „,д)) до

Яа основании данного выражения с помощью мультипликативного Х =

=(У, d) преобразования с последующим выделением на выходе филь.ра значе1 ния Х =Х1,> достигается выполнение условия тгдх P(A6X В).для вновь об"

3f раэованной выходной последовательности (некоторого функционального преобразования входной последовательности) Х

x" т1л (д J,, Y )„...,> x dx ) т.е. каждое значение последовательности У, уиножается на некото- у рую величину У; d;=X;.

Осуществляется операция"покоординатного произведения", при этом

/) -Х B =ю Адд) Р, Г. ° -4,,» Д.

При выборе значений d для обес1 печения max P fA Х зВ уравнения для определения d имеют вид

1В 8

111 ц, 171,Д 7Д .д" 7 — — 1 —,, — =0, a = E,H .

Очевидно, что при полнои преобразовании выборки обьема N входной последовательности У для нахождения К неиэвестнггх значений Й; необходимо уравнений, т.е. 1, Данные уравненйя легко решаются иэвестныии численньын методаин, т,е, 1 =18.

На фиг,1 изображена фуднкцИональная схема ОптииальнОГО филътпа; на (piil,2 — функциональная с:;ема блока выделения- наименьшего числа.

Фильтр (фиг.1) содержит: коммутатор 1, Й блокОв 2., 2,...,2дд

g9" 9 постоянной памяти, коммутатор 3, блок выделения наименьшего числа 4, элемент ИЛИ 5, сдвиговый регистр б, элемент И 7, синхронизатор 8, счетчик 9, информационный вход 10. Блок

4 выделения наименьшего числа (фиг.2) включает первый 11. и второй

,2 вход, сумматор 13 по модулю два, элементы И 14 и 15 ., элемент 15 задержки, элемент И 17, элемент 18 задержки, элемент И 19, элемент задержки 20, к8 -триггер 21 тактовый вход 22, п5 -триггер 23, элемент

ИЛИ 24.

Фильтр работает следующим образом.

Случайная последовательность с известным распределением поступает на вход коммутатора "К < 1" .1, который является одновременно входом 10 устройства. Управление коммутацией входа 10 осуществляется с выходов счетчика 9„ на счетный вход 9 которого поступают счетные импульсы с выхода синхронизатора. На 1 -м выходе

1170463 коммутатора 1 появляется < -е значение входной последовательности в выборке заданного объема N, поступающее на вход соответствующего блока постоянной памяти 2, 2 ...,,2 ., 5

В блоке 2, происходит умножение двоичного числа на величину d . С выхода 1-го блока 2 преобразованная

1 двоичная последовательность в последовательном коде поступает на 1 -й вход коммутатора 3.

Синхронизатор 8 выдает на счетный вход счетчика 9 выхода управляющие импульсы, период следования которых равен времени прохождения через коммутатор 3 одного двоичного M-разрядного числа в последовательном коде;

Код с выходов счетчика 9 поступает на управляющий вход коммутатора, определяя последовательную его коммутацию входов 1,2,...,8. Минимальная разрядность К счетчика 9 должна быть равна К= (1од К +1, где j ) знак целой части чйсла.

Кроме того, код с -выхода счетчика 9 поступает на входы управления коммутацией коммутатора 1, определяя соответствие коммутируемых входов коммутатора 3 и выходов коммутато- ЗО ра 1.

С выхода коммутатора 3 двоичное

M-разрядное число поступает последовательным кодом на первый вход 35 блока 4 вьделения наименьшего числа.

На второй вход блока 4 вьделения наименьшего числа с выхода последовательного М-разрядного сдвигового регистра 6 поступает второе M-раз- 40 рядное двоичное число в последовательном коде (в начальный момент в регистре 6 записан единичный код). В блоке 4 выделения наименьшего числа происходит выбор наименьшего 45 из двух входных чисел, при этом вы-, бранное наименьшее число записыва ется последовательным кодом в сдвиговый регистр 6, поступая на его вход записи с выхода блока 4 выделе- 50 ния наименьшего числа через элемент .ИЛИ 5. Запись в сдвиговый регистр 6 и сдвиг записанного числа осуществляется синхронно по приходу управляющих импульсов с выхода синхрониза-55 тора 8, период следования которых равен периоду кодовых импульсов, входных последовательностей.

Для записи наименьшего числа в сдвиговый регистр 6 после сравнения с ранее записанным число рабочих синхроимпульсов с выхода синхронизатора 8 должно быть равно M+m где ш — целое число m — +1

Г)3 7 в - д ) э где At — период кодовых импульсов;

D — .задержка сигнала в блоке 4 вьделения наименьшего числа.

После сравнения двух чисел с выхода синхронизатора 8 формируется тактовый импульс, поступающий на тактовый вход .блока 4 выделения наименьшего числа и подготавливающий его к следующему сравнению.

Через время формирования Т P --ro импульса на выходе синхронизатора 8, I где Т определяется моментом записи выбранного в 8 -м цикле сравнения наименьшего числа в сдвиговый регистр 6, с выхода синхронизатора 8 формируется единичный сигнал, поступающий на вход сброса счетчика 9 и сбрасывающий счетчик 9 в нулевое состояние, а также поступающий на вход элемента И 7.

После этого с выхода синхронизатора 8 формируется М сдвигающих импульсов, обеспечивающих прохождение записанного в регистре 6 случайного числа на выход устройства через элемент И 7, После окончания вывода числа на выходе синхронизатора 8 вновь появляется нулевой .сигнал, на пятом выходе 8 — единичный, и формируется снова М управляющих импульсов на выходе синхронизатора 8, обеспечивающих запись в сдвиговый регистр

6 через элемент ИЛИ 5 единичного кода, после чего процедура выбора наименьшего числа из выборки объема 1 повторяется.

Блок 4 вьделения наименьшего числа работает следующим образом.

С входов 11 и 12 два М-разрядных двоичных числа поступают последовательными кодами, начиная со старших разрядов. С входа 11 разряд первого числа поступает на вход элемента И

14, на первый вход сумматора 13 по модулю два и через элемент 16 задержки на вход элемента И 17.

Аналогично с входа 12 разряд второго числа поступает на вход элемента И 15, на вход сумматора 13 по модулю два и через элемент 18 задержки на вход элемента И 19.

1170463

В случае неравенства разрядов с выхода сумматора 13-по модулю два снимается единичный сигнал, поступающий на входы элементов И 14 и 15 и через элемент 20 задержки на 6 -вход

86 -триггера 21. При поступлении каждой новой пары чисел формируется тактовый импульс на тактовом входе

22, определяющий нулевое состояние

R5 -триггера 21 ("1" на нулевом выходе) .

Таким образом, с того выхода элементов И 13 или 15, на вход которого поступил большой разряд (т.е.

"1"), снимается единичный сигнал, переводящий R5 -триггер 23 в нулевое или единичное состояние соответственно. Через время, определяемое временем от момента появления единичного сигнала на выходе сумматора

13 по модулю два до момента начала срабатывания R5 -триггера 23 íà 5 входе 95 -триггера 21, появляется с выхода элемента 20 задержки единичный сигнал, переводящий, 36 -триггер 21 в единичное состояние и запрещающий дальнейшее формирование управляющих (единичных) сигналов на входах R5 -триггера 23 (время задержки в элементе задержки фактически должно быть равно времени срабатывания элемента И), тем самым на выходах элементов И 14 или 15 йоявляется единичный сигнал лишь при первом появлении неравенства разрядов,.причем на выходе того элемента И, на вход которого поступает больший разряд (" 1") с входа блока.

Нулевой (единичный) сигнал с одного из выходов R5 -триггера 23 поступает на вход одного из элементов

И (с единичного выхода — на вход элемента И 17, с нулевого выхсдана вход элемента И 19), запрещая тем самым прохождение через него

5 последовательности, поступающей с входа 11 (12) через элемент задержки 16 (18).

Время задержки определяется интервалом времени от момента появления

1О разряда на входе 11 (12) до момента срабатывания R5 -триггера 23 в случае несравнения разрядов.

По окончании сравнения первой пары чисел на входе 22 формируется так1 товый импульс (регулируя время его формирования, получаем возможность регулировать разрядность сравнивае мых чисел), переводящий R5 -триггер

21 в нулевое состояние и подготав>О ливающий тем самым разрешение на следующее формирование управляемых сигналов на входах RG -триггера 23 в случае несравнения разрядов.

До момента несравнения разрядов состояние 1 .-триггера 23 не имеет значения — на один из входов элемента ИЛИ 24 разрешено прохождение через элемент И 17 (19) разрядов одной из последовательностей. Выбор после30 довательности до момента несравнения разрядов не имеет значения. Таким образом, на выходе элемента ИЛИ 24 формируется наименьшее из двух сравниваемых чисел в последовательном

ЗЗ коде.

Выбор. числа Н коэффициентов d

1 =1,2,...,g, рассчитанных заранее, осуществляется с учетом вычислительных затрат.

40 Таким образом, предлагаемый фильтр обладает большей точностью фильтрации за счет оптимизации исходной функции распределения.

1170463

1170463

Составитель А.Баранов

Техред О. Ващишина Корректор Л.Пилипенко

Редактор Е.Копча

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 4705/46 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5