Устройство для контроля интегральных схем

Устройство для контроля интегральных схем

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок памяти, генератор тактовых импульсов, четыре регулируемых источника напряжений , первый элемент ИЛИ, многоканальньй компаратор и блок ключей, причем первая группа информационных выходов блока памяти соединена с первым входом блока ключей и первым информационным входом многоканального компаратора, второй информационный вход которого соединен с выходом контролируемой схемы, и выходом блока ключей, а первый и второй входы опорных напряжений - с выходами первого и второго регулируемых источников напряжений, отличающееся тем, что, С целью повышения достоверности контроля, в устройство введены два мультиплексора, счетчик, шесть элементов И, группа элементов И, второй элемент ИЛИ, формирователь импульсов, триггер, регистр, элемент РАВНОЗНАЧНОСТЬ, элемент НЕ, причем вход Пуск устройства соединен с первыми входами первого элемента ИЛИ, первого, второго и третьего элементов И и с разрешающим входом счетчика, счетный вход которого соединен с выходом первого элемента И, выход первого элемента ИЛИ через формирователь импульсов соединен с входами сброса триггера и регистра, информационный вход которого соединен с выходом многоканального компаратора , а группа выходов соединена с входами четвертого элемента И, второго элемента ИЛИ и первым информационным входом блока индикации, первый, второй и третий выходы генератора тактовых импульсов соединены соответственно с вторыми входами первого, второго и третьего элементов И, третьи входы которых и разрешающий вход блока индикации соединены с выходом триггера, первый и второй установочные входы кото (Л торого соединены соответственно с выходами пятого и шестого элементов И, первые входы которых соединены соответственно с выходами второго элемента ИЛИ и элемента НЕ, вход которого соединен с выходом элемента РАВНОЗНАЧНОСТЬ первый и второй входы которого соединены соответственно с выходами второго элемента S| ИЛИ и четвертого элемента И, выходы СО СП элементов И группы соединены с группой разрешающих входов многоканального компаратора, выходы первого и второго мультиплексоров соединены с входами третьего и четвертого регулируемых источников напряжений, выходы которых соединены с первым и вторым входами опорных напряжений блока ключей, вход задания режима работы устройства соединен с входом режима блока памяти, вторым входом блока ключей и управляющими входами первого и второго мультиплексоров, первый и второй информационные входы

СО1ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5!)4 G 06 F 11/00 сееаиллщ

Л .13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ЯЦЬ ъ ..; ру

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3676888/24-24 (22) 22.12.83 (46) 07.08 .85. Бюл. ¹ 29 (72) С.А. Гаврилов (53) 681.3(088.8) (56) Авторское свидетельство СССР № 532830» кл. С 06 F 11/24, 1975.

Авторское свидетельство СССР № 898876, кл. G 06 F 11/24, 1980, (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок памяти, генератор тактовых импульсов, четыре регулируемых источника напряжений, первый элемент ИЛИ, многоканальный компаратор и блок ключей, причем первая группа информационных выходов блока памяти соединена с первым входом блока ключей и первым информационным входом многоканального компаратора, второй информационный вход которого соединен с выходом контролируемой схемы, и выходом блока ключей, а первый и второй входы опорных напряжений - с выходами первого и второго регулируемых источников напряжений, о т л и ч а ю щ е— е с я тем, что, с целью повышения достоверности контроля, в устройство введены два мультиплексора, счетчик, шесть элементов И, группа элементов

И, второй элемент ИЛИ, формирователь импульсов, триггер, регистр, элемент РАВНОЗНАЧНОСТЬ, элемент НЕ, причем вход "Пуск" устройства соединен с первыми входами первого элемента

ИЛИ, первого, второго и третьего элементов И и с разрешающим входом счетчика, счетный вход которого соединен с выходом первого элемента

И, выход первого элемента ИЛИ через

„„Я0„„11717 A формирователь импульсов соединен с входами сброса триггера и регистра, информационный вход которого соединен с выходом многоканального компаратора, а группа выходов соединена с входами четвертого элемента И, второго элемента ИЛИ и первым информационным входом блока индикации, первый, второй и третий выходы генератора тактовых импульсов соединены соответственно с вторыми входами первого, второго и третьего элементов И, третьи входы которых и разрешающий вход блока индикации соединены с выходом триггера, пер- щ

C вый и второй установочные входы кототорого соединены соответственно с выходами пятого и шестого элементов И, первые входы которых соединены соответственно с выходаии второго а ю элемента ИЛИ и элемента НЕ, вход которого соединен с выходом элеменta РАВНОЗНАЧНОСТЬ, первый и второй входы которого соединены соответственно с выходами второго элемента

ИЛИ и четвертого элемента И, выходы элементов И группы соединены с группой разрешающих входов многоканального компаратора, выходы первого и второго мультиплексоров соединены с входами третьего и четвертого регулируемых источников напряжений, выходы которых соединены с первым и вторым входами опорных напряжений блока ключей, вход задания режима работы устройства соединен с входом режима блока памяти, вторым входом блока ключей и управляющими входаии первого и второго мультиплексоров, первый и второй информационные входы

117 которых соединены соответственно с входами задания режимов напряжений устройства и выходом счетчика, соединенным также с адресным входом блока памяти и вторым информационным входом блока индикации, второй информационный выход блока памяти соединен с третьим входом блока ключей и первыми входами элементов И группы, вторые входы которых соединены с выходом гретьего элемента И, третий информационный выход блока памяти соединен с четвертым входом первого элемента И и третьим информационным входом блока индикации, четвертый

17 95 информационный вход которого и второй вход шестого элемента И соединены с четвертым информационным выходом блока памяти, пятый информационный выход которого соединен с пятым информационным входом блока индикации, разрешающим входом регистра и вторым входом пятого элемента И, выход второго элемента И соединен с входом опроса блока памяти, входы первого и второго регулируемых источников напряжений подключены к входам задания режимовнапряжений устройства, вход повторного пуска устройства соединен с вторым входомпервого элементаИЛИ.

Изобретение относится к области вычислительной техники и может быть применено для контроля интегральных схем {ИС).

Целью изобретения является повышение достоверности контроля интегральных схем.

На чертеже показано устройство для контроля.

Устройство содержит блок 1 памяти, элемент НЕ 2, многоканальный компаратор 3, генератор 4 тактовых импульсов, четыре регулируемых источника 5-3 напряжения, два мультиплек- 15 сора 9 и 10, блок 11 индикации, ИС

12, к которой подключены входы уст-. ройства, счетчик 13 шесть элементов И 14-19, группу элементов И 20, состоящую иэ некоторого количества 20 элементов И, у которых первые входы объединены и соединены с выходом третьего элемента И, а вторые входы соединены с выходами блока памяти, два элемента ИЛИ 21 и 22, формирователь 25

23 импульсов (выполненный, например, на одновибраторе), шину "Пуск" 24, шину 25 повторного пуска, четыре шины 26-29 задания режимов, шину

30 режима работы, триггер 31, регистр 32, элемент 33 РАВНОЗНАЧНОСТЬ, блок 34 ключей, один канал которого выполнен, например, из двух элементов И 35 и 36 элемента ИЛИ 37, инвертора 38, двух ключей 39 и 40

35 инвертора 41.

Устройство работает следующим образом.

Для контроля ИС 12 на шине 30 режима работы выставляется нулевой сигнал, по которому мультиплексоры 9 и 10 передают коды на источники 7 и 8 напряжений с шин 26 и 27 задания режимов, которые держат неизменным свое состояние в течение acего времени функционального контроля.

С источников 7 и 8 напряжений задаются уровни входных нулей и единиц на блок 34 ключей (на ключи 39 и 40).

Устройство начинает контроль ИС 12 после поступления сигнала на шину

"Пуск" 24, При этом происходит сброс триггера 31 и регистра 32 от сигнала через элемент ИЛИ 22 и формирователь 23 импульсов. Счетчик 13 находится в сброшенном состоянии до прихода сигнала на шину "Пуск" 24, после поступления сигнала на последнюю счетчик 13 начинает отсчитывать импульсы с генератора 4 тактовых импульсов, проходящих через элемент

И 14. Элементы И 14 — 16 пропускают импульсы с генератора 4 тактовых импульсов по разрешениям с триггера

31 и шины "Пуск" 24. После каждого .наращивания содержимого счетчика

13 происходит запрос блока 1 памяти по импульсам с элемента И 15, Блок 1 памяти выставляет на своих выходах информацию, которая соответствует выбранному адресу, задаваемому со

3 1171 счетчика 13 и шины 30 режима работы, которая делит поле памяти 1 блока на две части, соответствующие полю контроль .ых тестов для БИС и полю контрольных тестов устройства контроля, Выбору первого поля блока 1 памяти соответствует нулевое состояние шины 30 режима работы, а выбору второго поля соответствует единичное состояние шины 30 режима работы, 10

В режиме функционального контроля с блока 1 памяти считываются разряды и группы разрядов, имеющие следующее назначение, Первая группа разрядов блока 1 15 памяти задает информцию входных воздействий на блок 34 ключей и как ожидаемые комбинации на входы многоканального компаратора.

Вторая группа разрядов блока 1 20 .памятИ задает признак входа или выхода по измерительной цепи, поступая на вход блока 34 ключей, разрешает (нулем) или запрещает (единицей) подачу входных воздействий, 25 информация которых задается с первой группы разрядов блока 1 памяти. В то же время вторая группа разрядов запрещает (нулем) или разрешает (единицей) работу каналовмоноканаль- 30 ного компаратора 3, запрещая или разрешая прохождение стробов на него через многоканальный элемент И 20 с элемента И 16 и генератора 4 тактовых импульсов.

Третий разряд блока 1 памяти фиксирует момент конца с признаком год" ности контроля, запрещая прохождение импульсов через элемент И 14 с генератора 4 тактовых импульсов на 40 счетчик 13.

795 4

В режиме функциональных испытаний блок 34 ключей управляется признаком входа, подаваемым на инвертор 41.

Запрет входа соответствует единице на входе инвертора 41, т.е. "нулям" на входах элементов И 35 и 36. Разрешение входных воздействий осуществляется подачей нуля на инвертор 41 запрещая прохождение строба на соответствующий канал многоканального компаратора 3.

При этом на элементы И 35 и 36 поступает разрешение единицей с инвертора 41 через элемент ИЛИ 37.

Ключи 39 и 40 находятся в этом случае в противоположных состояниях.

Ключ 39 открыт единицей с элемента

И 35, а ключ 40 эакрьгг нулем с элемента И 36, так как инвертор 38 инвертирует единицу с выхода.элемента И 35 на нуль на вход элемента .

И 36. В этом случае через ключ 39 передается единичный уровень входного воздействия на ИС 12, При изменении на нуль информации с блока 1 памяти на вход элемента И 35 изменяется состояние выхода элемента И 35 на нуль и через инвертор 38 изменяется выход элемента И 36 при этом ключ 39 закрыт, а ключ 40 открыт и через него на вход ИС 12 поступает нулевой уровень входного воздействия. В случае, когда вывод ИС 12 находится в состоянии "Выход",.ключи 39 н 40 закрьггы, так как на входе инвертора 41 — единицы, и с шины 30 режим работы поступает нуль на элемент ИЛИ 37, следовательно, на выходах элементов

И 35 и 36 окажутся: нули. Если ключи 39,и 40 закрыты, то это соответствует состоянию нНи нуль, ни

tl единица . Таким образом, блок 34 ключей работает как в режиме контроля

ИС 12, так и в режиме контроля самого устройства за исключением того, что в последнем режиме с шины 30 режима работы поступает единица, которая разрешает передачу входных воздействий через элемент ИЛИ 37 независимо от состояния вторых выходов блока 1 памяти.

Четвертый разряд блока 1 памяти разрешает фиксацию неправильной работы устройства при контроле само- 45

ro устройства, подавая разрешение (единицей) на элемент И 19.

Пятый разряд блока 1 памяти блокирует (маскирует) браки, возникающие в процессе контроля ИС 12 в неопреде- 50 ляемые тестами моменты времени, а также маскирование браков при контроле самого устройства, подавая разрешение на элемент И 18 и регистр 32. 55

Третий, четвертый и пятый разряды блока 1 памяти выводятся на индикацию в блоке 11 индикации, Многоканальный компаратор 3 в обоих режимах осуществляет разбраковку сигналов, поступающих на его измерительный вход с ИС 12 (в режиме контроля ИС 12) лнбо с блока 34 ключей (в режиме контроля устройства), сравнивая их с ожидае1171795

15

20 мыми комбинациями, поступающими на многоканальный комнаратор 3 с первых выходов блока 1 памяти по yðoâ ням разбраковки сигналов, задаваемым по кодам с шин 28 и 29 через программируемые источники 5 и 6 напряжения в виде опорных напряжений нуля и единицы на входы многоканального компаратора 3. Моменты контроля на многоканальный компаратор 3 задаются с группы элементов

И 20 по разрешению с блока 1 памяти, т.е. в те моменты, когда вывод

ИС 12 должен находиться в состоянии "Выход".

При этом брак с каждого канала многоканального компаратора 3 фиксируется на регистре 32, с выходов которого они далее индицируются на блоке 11 индикации, Регистрация брака зависит от режима работы.

Так в режиме контроля ИС 12 происходит фиксация брака через элемент

ИЛИ 21 и разрешенный элемент И 18 на триггере 31, котррый останавливает работу устройства, запретив прохождение импульсов с генератора 4 тактовых импульсов через элементы

И 14 — 16, индицирует брак на блоке 11 индикации. В этом режиме элемент И 19 блокирован четвертым выходом блока 1 памяти. В режиме контроля самого устройства фиксируется неправильная его работа через элементы И 18 и 19. В этом режиме осуществляется проверка работоспособности всех элементов устройства. и создаются условия изменения напря-. жения,на измерительных входах много- 40 канального компаратора 3 от нуля до некоторого значения, превышающего единичное опорное напряжение.

Задание напряжения осуществляется с блока 34 ключей за счет подачи на

45 источники 7 и 8 напряжения кодов не с шин 26 и 27, а со счетчика 13 через мультиплексоры 9 и 10 по соответствующему значению шины 30 режима работы. Содержимое счетчика 13 растет от нуля, при этом и значения уровней входных воздействий изменяются, начиная с нуля, ступеньками.

Шина 25 повторного пуска позволяет запустить устройство на продолжение работы после фиксации брака.

Приращение: этого напряжения соответствует изменению младшего разряда на счетчик 13, передаваемого на источники 7 и 8 напряжений. Последовательность проверки устройства задается с блока 1 памяти. В этом режиме, задаваемом единицей с шины 30 режима работы, блок 34 ключей постоянно передает входные воздействия, так как единица через элемент ИЛИ

37 разрешает работу элементов И 35 и 36, управляющих ключами 39 и 40.

Первоначально проверяется правильность работы устройства в зоне уровней сигналов ниже порога нуля многоканального компаратора 3. При этом с блока 1 памяти по его первым выходам считываются нули, задавая нули по входным воздействиям блока 34 ключей (открыт ключ 40) и по ожидаемым комбинациям на многоканальный компаратор 3, Beличина входного нуля растет от 0 до У„,, где изменяется информация первых выходов блока 1 памяти на единицы. При этом постоянно открыт ключ 39 блока 34 ключей, т.е. передаются единицы, которые увеличиваются от Б до U, а на ожидаемые комбинации многоканального компаратора 3 поступают единицы.

В режиме проверки работы устройства обеспечивается изменение напряжения на измерительной цепи благодаря наращиванию счетчика 13, управляющего через мультиплексоры 9 и 10 источниками 7 и 8 напряжения, задающими величины нулей или единиц с блока 34 ключей в зависимости от информации с блока 1 памяти. При этом выделяются две зоны, которые соответствуют допустимым разбросам порогов каналов многоканального компаратора 3 по нулю и единице. В этих зонах одни каналы многоканального компаратора 3 показывают брак, а другие - годность, что является до" пустимым. В зонах брака и годности разночтений в показаниях разных каналов многоканального компаратора

3 не должно быть, иначе это означает, что порог канала многоканального компаратора 3 не лежит в заданных пределах. В зонах годности фиксация неВ правильной работы устройства осуществляется через элементы ИЛИ 21 и

i H 18, которая в этих зонах разрешена постоянно. В зоне брака фиксация неправильной работы происходит через элементы ИЛИ 21, И 17 и 19, НЕ 2 и элемент 33, который фиксирует правиль7 1 ную работу в том случае, если одновременно на выходе элемента

ИЛИ 21 присутствует единица (т.е. с выходов компаратора 3 фиксируются браки на регистре 32), а также на выходе элемента И 17 единица (т.е. с каждого выхода компаратора 3 фиксируется брак на регистре 32), В случае неправильной работы на выходе одного.из- каналов многоканального компаратора 3 будет годность, т.е. на выходе элемента И 17 будет нуль и элемент 33 не зафиксирует совпадения, т.е. через элементы НЕ 2 и И 19 на триггере 31 зафиксируется признак неправильной работы. В зонах допустимых разбросов порогов многоканального компаратора 3 происходит блокировка элементов И 18 и

19, через которые фиксируется неправильная работа устройства.

Таким образом, предлагаемое устройство обеспечивает контроль ИС с

171795 8 высокой достоверностью, так как вспомогательное время может быть использовано для его самопроверки, При этом блок 1 памяти задает как и при контроле ИС 12 порядок работы блока 34 ключей, блока 11 индикации, многоканального компаратора 3 и двух элементов И 18 и 19. Счетчик 13 задает величину напряженная на иэ 1О мерительных,входах многоканального компаратора 3 через блок 34 ключей, программируемые источники 7 и 8 напряжений и мультиплексоры 9 и 1.О.

Согласование во времени информацион15 ных и аналоговых каналов обеспечивается тем, что счетчик 13 задает также последовательность выбора ячеек блока 1 памяти. Следовательно, все составные части предлагаемого устройства участвуют в самопроверке, а блок 11 индикации указывает ряд неисправностей.

Составитель И. Хазова

Редактор Л. Гратилло Техред С.йовжий, КорректорГ. Решетник

Закаэ 4864/41 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4