Нерекурсивный цифровой фильтр

Нерекурсивный цифровой фильтр

Иллюстрации

Показать все

Реферат

 

НЕРЕКУРСИВНЫЙ ЦИФРОВОЙ ФИЛЬТР, содержащий блок управления, первый управляюпщй выход которого соединен с входом служебного разряда буферного регистра, вход знаково- . го разряда которого является входом нерекурсивного цифрового фильтра, блок оперативной памяти, информационные выходы которого соединены с адресными входами блока постоянной памяти, и накопительный сумматор, выходы которого являются выходами нерекурсивного цифрового фильтра, отличающийся тем, что, с целью повышения быстродействия, в него введены формирователь импульсов, двоичный счетчик, регистр, первый, второй и третий ключи, первый, второй , третий и четвертый коммутаторы и сумматор, причем вход знакового разряда буферного регистра соединен с входом знакового разряда регистра и входом формирователя га пульсов, выход которого соединен с первыми информационными входами первого и второго коммутаторов, выходы которых соединены с входами сдвига буферного регистра и регистра соответственно , выходы информационных, знакового и служебного разрядов которых соединены соответственно с первой. и второй группами одноименных входов третьего коммутатора, первый управляющий вход которого соединен с управляющим входом первого коммутатора, первым управляющим входом второго коммутатора и входами служебных разрядов буферного регистра и регистра, входы информационных разрядов которых поразрядно объединены и подключены к выходам двоичного счетчика, счетный и установочный входы которого соединены соответственно с выходом первой тактовой частоты и выходом (Я сброса блока управления, второй управляющий выход которого соединен с. пepвы fl входами первого и второго ключей и вторым управляющим входом третьего коммутатора, третий управляющий вход которого соединен с вто|рым управляющим входом второго коммутатора и третьим управляющим выходом блока управления, выход второй тактовой частоты которого соединен с вторыми информационными входами первого и второго коммутаторов, вторым входом со второго ключа и вторым входом первоел го ключа, третий вход которого соединен с входом служебного разряда блока оперативной памяти и выходом служебного разряда, третьего коммутатора, а выход - с входом сдвига блока оперативной памяти, вход знакового разряда которого соединен с соответствующим выходом третьего коммутатора, выходы информационных разрядов которого через последовательно соединенные блок оперативной памяти и сумматор подключены к одноимен1П)1м входам

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) () )) (Si)4 Н 03 Н 17 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTGPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3732730/24-09 (22) 09.02.84 (46) 07.08.85. Бюл. Р 29 (72) В.В.Светличиый и И.П.Панфилов (53) 681.32(088.8) .(56) Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. M., "Мир", 1978, с. 598, фиг.9.2.

Авторское свидетельство СССР

)(669476, кл. Н 03 Н 17/28, 1979 ° (54) (57) НЕРЕКУРСИВНЫЙ ЦИФРОВОЙ

ФИЛЬТР, содержащий блок управления, первый управляющий выход которого соединен с входом служебного разряда буферного регистра, вход знаково- . го разряда которого является входом нерекурсивного цифрового фильтра, блок оперативной памяти, информацион. ные выходы которого соединены с адресными входами блока постоянной памяти, и накопительный сумматор, выходы которого являются выходами нерекурсивного цифрового фильтра, отличающийся тем, что, с целью повышения быстродействия, в него введены формирователь импульсов, двоичный счетчик, регистр, первый, второй и третий ключи, первый, второй, третий и четвертый коммутаторы и сумматор, причем вход знакового разряда буферного регистра соединен с входом знакового разряда регистра и входом формирователя импульсов, вьгход которого соединен с первыми ин" формационными входами первого и второго коммутаторов,. выходы которых соединены с входами сдвига буферного регистра и регистра соответственно, выходы информационных, знакового и служебного разрядов которых соединены соответственно с первой и второй группами одноименных входов третьего коммутатора, первый управляющий вход которого соединен с управляющим входом первого коммутатора, первым управляющим входом второго коммутатора и входами служебных разрядов буферного регистра и регистра, входы информационных разрядов которых поразрядно объединены и подключены к выходам двоичного счетчика, счетный и установочный входы которого соединены соответственно с выходом первой тактовой частоты и выходом сброса блока управления, второй управляющий выход которого соединен с. первыми входами первого и второго ключей и вторым управляющим входом третьего коммутатора, третий управляющий вход которого соединен с вто; ым управляющим входом второго комму1 атора и третьим управляющим выходом блока управления, выход второй тактовой частоты которого соединен с вторыми информационными входами первого и второго коммутаторов, вторым входом второго ключа и вторым входом первого ключа, третий вход которого соединен с входом служебного разряда блока оперативной памяти и выходом служебного разряда третьего коммутатора, а выход — с входом сдвига блока оперативной памяти, вход знакового разряда которого соединен с соответствующим выходом третьего коммутатора, выходы информационных разрядов которого через последовательно соединенные блок оперативной памяти и сумматор подключены к одноименным входам

117 третьей группы входов третьего коммутатора, а вход знакового разряда третьей группы входов соединен с выходом знакового разряда блока оперативной памяти, входом знакового разряда накопительного сумматора и управляющим входом четвертого коммутатора, входы которого подключены к выходам блока постояйнсМ памяти, а выходы соединены с входами накопительного сумматора, управляющий вход которого

1995 соединен с выходом второго ключа, третий вход которого соединен с выходом служебного разряда блока оперативной памяти и первым входом третьего ключа, выход которого соединен с входом служебного разряда третьей группы входов третьего коммутатора, а второй вход — с выходом сигнала пе. реполнения сумматора, вторая группа входов которого является входом второго слагаемого.

Изобретение относится к радиотех нике и может быть использовано для цифровой фильтрации прямоугольных импульсных сигналов.

Цель изобретения — повышение быстродействия.

На фиг. 1 приведена структурная электрическая схема нерекурсивного цифрового фильтра, на фиг.2 — временная диаграмма, поясняющая работу фильтрами на фиг.3 — структурная электрическая схема блока управления, на фиг.4 — структурная электрическая схема третьего коммутатора.

Нерекурсивный цифровой фильтр (фиг.1) содержит формирователь 1 импульсов, блок 2 управления, двоичный счетчик 3, первый и второй коммутаторы 4 и 5, буферный регистр 6, регистр 7, третий коммутатор 8, блок

9 постоянной памяти, блок 10 оперативной памяти, первый ключ 11, чет— вертый коммутатор 12, второй ключ 13, накопительный сумматор 14, сумматор

15 и третий ключ 16.

Блок 2 управления (фиг. 3) содержит первый и второй генераторы 17 и

18, первый и второй делители 19 и

20, первый, второй и третий дешифраторы 21-23 и первый и второй триггеры 24 и 25.

Третий коммутатор 8 (фиг.4) содержит и логических элементов 24-ЗИЛИ 26

Фильтр работает следующим образом.

Поскольку процессы в нерекурсивном цифровом фильтре повторяются через интервал времени Т, то, следовательно, достаточно рассмотреть рабо-, ту нерекурсивного цифрового фильтра

I на интервале t -t =Т (фиг. 2) .

Определение и запись начальных адресов производятся следующим образом.

5 Блок 2 управления вырабатывает на выходе сброса узкие импульсы (фиг.22), следующие с частотой F=(T — период следования отсчетов выходного сигнала). Каждый импульс, поступающий на установо ный вход двоичного счетчика 3, устанавливает его в нулевое состояние.

В промежутках между импульсами

15 двоичный счетчик 3 заполняется такта1 ми частоты F = -- (фиг.2g), поступаюв щей с выхода первой тактовой частоты блока 2 на счетный вход двоичного счетчика 3. При этом состояния N;.

20 двоичного счетчика 3 (на фиг.2 показано инверсное состояние счетчика) характеризуют в тактах частоты F интервал времени между моментом формирования выходного отсчета, и текущим временем.

Выходной сигнал в виде прямоугольных импульсов (фиг.2а). поступает на вход формирователя l импульсов, вырабатывающего узкие импульсы (фиг.75

3п импульсы 1, 2 и 3) в,моменты появления фронтов выходного сигнала.

Управляемые сигналом нулевой полярности (фиг.2Е, интервал времени

), поступающим с первого выхода блока 2 управления на управляющий вход первого коммутатора 4, импульсы (фиг.2S, импульсы 1 и 2) с выхода формирователя 1 импульсов через первый вход первого коммутатора 4 посту° 1171995 лают на сдвиговый вход буферного регистра 6. Под их воздействием

m-разрядные числа (начальные адреса)

Н;,N (фиг.20) с выхода двоичного счетчика 3 записываются в соответствующие ячейки буферного регистра 6.

Одновременно с этим в знаковый разряд ячейки записывается информация о полярности входного сигнала (при этом нулевому потенциалу соответствует за- 1О пись логической "!", а единичному потенциалу — логического "0").

В служебный разряд при этом под управлением сигнала нулевой полярнос- 15 ти (фиг.2р, интервал времени t< -t >), поступающего с первого выхода блока

2 управления, записывается логическая характеризующая, что в данную ячейку буферного регистра 6 произведе.20 на запись состояния двоичного счетчика 3. !

На этом запись начальных адресов в буферный регистр 6 заканчивается.

После этого происходит перепись начальных адресов с буферного регистра 6 в блок 10. Для этого третий коммутатор 8 под управлением сигнала единичной полярности (фиг.2Р, интервал 30 (t -t ), поступающего с первого выхода блока 2 управления на его первый управляющий вход, подключает через первую группу входов выходы буферного регистра 6 к соответствующим информа- З5 ционным входам блока 10. Частота F (фиг.2g).под управлением сигнала единичной полярности (фиг.2Р, интервал !

-t.), поступающего с первого выхода

1 блока 2 управления на управляющий 4б вход первого коммутатора 4, и сигнала нулевой полярности (фиг.2, интервал

Т

t -t<), поступающего с второго выхода блока 2 управления на первый вход первого ключа 11, через первый комму- 45 татор 4 и первый ключ 11 поступает с выхода второй тактовой частоты блока

2 на сдвиговые входы буферного регист. ра 6 и блока 10.

При наличии сигнала логической "1"50 в служебном разряде выведенное из буферного регистра 6 (m+2)-разрядное число под тактом частоты F записыО вается в соответствующую ячейку блока

10. Логический "0" в служебном разря-55 де запрещает прохождение такта частоты F> и запись числа в блок 10 не производится.

После п тактов частоты F (фиг.2 ) перепись информации из буферного регистра 6 в блок .10 заканчивается; Од-. новременно с выведением информации из буферного регистра 6 в его служебный разряд под управлением сигнала единичной полярности (фиг.20> интервал

t -t, ), поступающего с первого выхода блока 2 управления, записывается логический "0". Этим достигается обнуление ячеек буферного регистра 6.

Поскольку в момент переписи информации из буферного регистра 6 в блок

10 на вход нерекурсивного цифрового фильтра может поступить фронт входно" го сигнала (фиг.2о импульс 3), то для его регистрации (фиксирования его начального адреса) служит (m+2)-разрядный регистр 7. Запись и считывание информации из регистра 7 происходят аналогично записи и считыванию информации из буферного регистра 6.

Запись начального адреса в регистр

7 происходит следующим образом.

Под управлением сигнала единичной полярности (фиг.20, интервал t -,), поступающего с первого выхода блока

2 управления на первый управляющий вход второго коммутатора 5, импульс (фиг.23, импульс 3) с выхода формиро. вателя 1 импульсов через первый вход второго коммутатора 5 поступает на сдвигoBbIH вход регистра 7. Под его воздействием m ðàçðÿäíîå число с выхода двоичного счетчика 3, а также значения знакового и служебного разрядов записываются в регистр 7.

По сигналу единичной полярности (фиг.2Ф, интервал t, -t или t„ -й ) ю с третьего выхода блока 2 управления, поступающему на третий управляющий вход третьего коммутатора 8, выходы регистра 7 через вторую группу входов третьего коммутатора 8 подключаются к информационным входам блока

10. Запись.в. блок 10 производится под тактом частоты Р при наличии

" 1" в служебном разряде.

Формирование выходного отсчета происходит за интервал -t> (фиг.2 ) одновременно с записью начальных адресов в буферный регистр 6.

Третий коммутатор 8 под управлением сигнала единичной полярности (фиг.2 1, интервал 2-t ),ïoñòóïàþùåro на его второй управляющий вход с ! ,второго выхода блока 2 управления через третью группу входов, подключа1171995 ет выходы блока .10 к его информационным входам через сумматор 15. Этим обеспечивается, под управлением сигнала единичной полярности (фиг.2), t интервал t -t>), поступающего с вто" рого выхода блока 2 управления на первый вход первого ключа 11, круговой сдвиг информации в блоке 10 под тактами частоты Ро (фиг.2g), поступающей с выхода второй тактовой частоты блока 2 управления на сдвиговый вход блока 10 через второй вход перного ключа 11.

Под каждым тактом частоты Fd иэ блока 10 выводится (m+2)-разрядное число, m информационных разрядов ко" торого, подключенных к адресным входам блока 9, представляют собой адрес отсчета переходной характерис" тики фильтра, По этому адресу иэ блока 9 выводится M-разрядное число, характеризующее отсчет реакции цифрового фильтра в момент фильтра времени t=nT Ha соответствующий фронт 25 входной импульсной последовательности.

Эти М-разрядные числа поступают на вход четвертого коммутатора 12, который управляется поступающим На его управляющий вход сигналом со знакового разряда блока 10. Если сигнал представляет собой логический "0" (т.е. адрес соответствует положительному фронту}, то число с выхода блока

9 посгупает на вход накопительного сумматора 14 без изменения. Если сигнал — логическая "1" (т.е. адрес относится к отрицательному фронту), то число с выхода блока 9 инвертирует ся и с помощью логической "1" знако40 вого разряда блока 10, поступающей на вход знакового разряда накопительного сумматора 14, преобразуется в дополнительный код. Этим обеспечивается вычитание данного отсчета ПХ фильтра.

Одновременно m-разрядный адрес с выхода блока 10 поступает на первую группу входов сумматора 15, где суммируется с числом К тактов частоты

F на интервале Т (фиг,2g), поступающим на вторую группу его входов.. На выходе сумматора 15 образуется m-разрядное число, соответствующее адресу последующего для данного фронта отсчета ПХ фильтра.

В случае превышения адресом числа

2 (где 2 — максимальный адрес, по

tA которому хранится отсчет ПХ фильтра в блоке 9), что свидетельствует об окончании реакции фильтра на соответ ствующий фронт, на выходе переполнения сумматора 15 формируется сигнал.

По этому сигналу закрывается третий ключ 16 и запись данного адреса в блок 10 производиться не будет.

Сложение чисел в накопительном сумматоре 14 происходит под тактами. частоты Р,, поступающей на его управ" ляющий вход с выхода второй тактовой частоты блока 2 управления через второй вход второго ключа 13. Второй ключ 13 управляется сигналами единич ной полярности (фиг.2), интервал

t<-t ) с второго выхода блока 2 управления.

Через М тактов частоты F (фиг.2g ), ! где М вЂ” максимально возможное число фронтов входного сигнала, приходящихся на интервал переходной характерис" тики фильтра, на выходе накопитель-. ного сумматора 14 формируется отсчет выходного сигнала.

Вычисление следующего отсчета выходного сигнала производится аналогично

1171995

Фиг. 3

1171995

1171995!

17!99"

Составитель С.Музычук

Редактор О.Юрковецкая Техред А.Бабинец Корректор О.Тигор

Заказ 4916/51 Тираж 872 Подписное

ВНИИНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Ужгород, ул.Проектная, 4